XS128之鎖相環(huán)PLL
資源簡介:XS128之鎖相環(huán)PLL
上傳時間: 2013-12-20
上傳用戶:ywqaxiwang
資源簡介:鎖相環(huán)PLL原理與應(yīng)用教程,講的通俗易懂
上傳時間: 2013-07-12
上傳用戶:lijinchuan
資源簡介:介紹了鎖相環(huán)PLL的實現(xiàn)原理,可以為VHDL實現(xiàn)PLL提供參考。
上傳時間: 2013-12-26
上傳用戶:shinesyh
資源簡介:一個程控鎖相環(huán)PLL程序,可以設(shè)定頻率,步進
上傳時間: 2013-12-23
上傳用戶:稀世之寶039
資源簡介:關(guān)于在FPGA或CPLD鎖相環(huán)PLL原理與應(yīng)用,介紹用FPGA的分頻技術(shù).
上傳時間: 2016-05-12
上傳用戶:edisonfather
資源簡介:鎖相環(huán)PLL原理及應(yīng)用,請需要的朋友下載
上傳時間: 2016-08-23
上傳用戶:磊子226
資源簡介:鎖相技術(shù)相關(guān)專輯 38冊 209M鎖相環(huán)PLL原理與應(yīng)用[1].pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:鎖相技術(shù)相關(guān)專輯 38冊 209M鎖相環(huán)(PLL)電路設(shè)計與應(yīng)用.pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:鎖相技術(shù)相關(guān)專輯 38冊 209M圖解 鎖相環(huán)(PLL)電路設(shè)計與應(yīng)用 遠坂 295頁 25.2M 清晰書簽版.pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:鎖相技術(shù)相關(guān)專輯 38冊 209M最全面最權(quán)威的鎖相環(huán)PLL原理與應(yīng)用資料.rar
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年,從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在,F(xiàn)PGA已廣泛地應(yīng)用于通信、消費類電子和車用電子類等領(lǐng)域,但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中,芯片上時鐘分布質(zhì)量變的越...
上傳時間: 2013-06-10
上傳用戶:yd19890720
資源簡介:鎖相環(huán)是一種反饋系統(tǒng),其中電壓控制振蕩器(VCO)和相位比較器相互連接,使得振蕩器可以相對于參考信號維持恒定的相位角度。鎖相環(huán)可用來從固定的低頻信號生成穩(wěn)定的輸出高頻信號等。
上傳時間: 2013-11-22
上傳用戶:waixingren
資源簡介:采用MATLAB仿真二階鎖相環(huán)PLL,仿真環(huán)境MATLAB?R2016a,包括源碼等
上傳時間: 2018-03-28
上傳用戶:auheish
資源簡介:PLL是數(shù)字鎖相環(huán)設(shè)計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致, 時鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上;頂層文件是PLL.GDF
上傳時間: 2014-06-09
上傳用戶:daguda
資源簡介:用VHDL寫的數(shù)字鎖相環(huán)程序 PLL.vhd為源文件 PLLTB.vhd為testbench
上傳時間: 2014-01-20
上傳用戶:zwei41
資源簡介:PLL是數(shù)字鎖相環(huán)設(shè)計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), 數(shù)字鎖相技術(shù)在通信領(lǐng)域應(yīng)用非常廣泛,本例用VHDL描述了一個鎖相環(huán)作為參考,源碼已經(jīng)調(diào)試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致,...
上傳時間: 2013-12-31
上傳用戶:hphh
資源簡介:這個程序是matlab用來來對鎖相環(huán)(PLL)進行仿真的,這樣的選擇基于多方面的考慮
上傳時間: 2013-12-18
上傳用戶:cooran
資源簡介:PLL-LMX2325 C程序,用于鎖相環(huán)頻率控制
上傳時間: 2013-12-10
上傳用戶:bjgaofei
資源簡介:基于MC145159的PLL頻率合成器設(shè)計與實現(xiàn) 介紹了鎖相環(huán)路頻率合成器的基本原理,分析了集成鎖相環(huán)芯片M C 145159的工作特性,給出了集成鎖相環(huán)芯片M C 145159的一個應(yīng)用實例,為高頻頻率合成器的設(shè)計提供了一個較好的思路.測試結(jié)果證明了設(shè)計的合理性與實用性,系...
上傳時間: 2014-01-17
上傳用戶:蟲蟲蟲蟲蟲蟲
資源簡介:easy PLL,很好的PLL(鎖相環(huán)設(shè)計工具)!
上傳時間: 2014-06-07
上傳用戶:sunjet
資源簡介:PLL鎖相環(huán)仿真程序,經(jīng)過測試,并附上仿真圖,值得學(xué)習(xí)
上傳時間: 2016-01-23
上傳用戶:aappkkee
資源簡介:分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如altera的PLL,Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設(shè)計,但是,對于時鐘要求不太嚴格的設(shè)計,通過自主設(shè)計進行時鐘分頻的實現(xiàn)方法仍然非常流行。首先...
上傳時間: 2016-06-14
上傳用戶:wpwpwlxwlx
資源簡介:國外一篇很好的數(shù)字鎖相環(huán)(PLL)設(shè)計文檔(解壓后PLL.pdf),不可不看呦!
上傳時間: 2016-08-10
上傳用戶:dengzb84
資源簡介:使用改進的COSTAS環(huán)實現(xiàn)鎖相環(huán)(PLL),應(yīng)用于高動態(tài)的數(shù)字化接收系統(tǒng)
上傳時間: 2014-01-05
上傳用戶:Andy123456
資源簡介:PLL 的64倍頻 鎖相環(huán)技術(shù)用 實現(xiàn)倍頻 從而達到對頻率的分頻
上傳時間: 2017-01-03
上傳用戶:yd19890720
資源簡介:數(shù)字鎖相環(huán)(DPLL)技術(shù)在數(shù)字通信、無線電電子學(xué)等眾多領(lǐng)域得到了極為廣泛的應(yīng)用。與傳統(tǒng)的模擬電路實現(xiàn)的PLL相比,DPLL具有精度高、不受溫度和電壓影響、環(huán)路帶寬和中心頻率編程可調(diào)、易于構(gòu)建高階鎖相環(huán)等優(yōu)點。
上傳時間: 2013-12-18
上傳用戶:libenshu01
資源簡介:這樣做的目的是要說明的應(yīng)用提供 電子系統(tǒng)設(shè)計師的必要工具 設(shè)計和評估鎖相環(huán)( PLL )的 配置集成電路。
上傳時間: 2013-12-24
上傳用戶:colinal
資源簡介:基于matlab的鎖相環(huán)(PLL)仿真源代碼
上傳時間: 2017-07-08
上傳用戶:13517191407
資源簡介:PLL是數(shù)字鎖相環(huán)設(shè)計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致, 時鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上; 頂層文件是PLL.GDF
上傳時間: 2017-07-24
上傳用戶:璇珠官人
資源簡介:鎖相環(huán)(PLL)simulink仿真,加深對PLL的理解
上傳時間: 2013-12-21
上傳用戶:chenlong