pll 的64倍頻 鎖相環(huán)技術(shù)用 實現(xiàn)倍頻 從而達(dá)到對頻率的分頻
資源簡介：pll 的64倍頻 鎖相環(huán)技術(shù)用 實現(xiàn)倍頻 從而達(dá)到對頻率的分頻
上傳時間： 2017-01-03
上傳用戶：yd19890720
資源簡介：介紹了一種基于鎖頻鎖相環(huán)(Fpll)的載波跟蹤算法。頻率跟蹤模塊可以適應(yīng)較大動態(tài)范圍的頻率變化，基于軟件的數(shù)控振蕩器(NCO)模塊可以達(dá)到極高的頻率跟蹤精度。由于有鎖頻環(huán)的頻率牽引，鎖相環(huán)路濾波器可以設(shè)計得很窄，具有很好的抑噪性能，滿足精確跟蹤載波相...
上傳時間： 2014-01-23
上傳用戶：569342831
資源簡介：pll-LMX2325 C程序,用于鎖相環(huán)頻率控制
上傳時間： 2013-12-10
上傳用戶：bjgaofei
資源簡介：針對高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問題,提出一種非常適合于高頻感應(yīng)加熱的 新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來實現(xiàn)。最后利 用仿真波形驗證該設(shè)計的合理性和有效性。整...
上傳時間： 2014-01-11
上傳用戶：AbuGe
資源簡介：該程序?qū)崿F(xiàn)的功能是數(shù)字鎖相環(huán)的設(shè)計。源代碼可以直接進行仿真試驗◎
上傳時間： 2016-08-12
上傳用戶：璇珠官人
資源簡介：常用的鎖相環(huán)技術(shù)，此程序是我在設(shè)計高頻電路中運用的，具體見程序，經(jīng)調(diào)試無問題
上傳時間： 2016-10-01
上傳用戶：z1191176801
資源簡介：基于LabVIEWFPGA的三相鎖相環(huán)設(shè)計與實現(xiàn)摘要：針對傳統(tǒng) ＦＰＧＡ 模式開發(fā)的鎖相環(huán)在實時人機交互方面的不足，設(shè) 計 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技術(shù)的三相鎖相環(huán)；方 案 以 ｓｂＲＩＯ－９６３１模塊為硬件平臺，利用 ＬａｂＶＩＥＷ 編程控制 ＦＰ...
上傳時間： 2022-02-18
上傳用戶：XuVshu
資源簡介：鎖相環(huán)技術(shù)
上傳時間： 2013-07-16
上傳用戶：eeworm
資源簡介：鎖相環(huán)技術(shù)
上傳時間： 2013-07-09
上傳用戶：eeworm
資源簡介：專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M --鎖相環(huán)技術(shù)-377頁-31.8M.pdf
上傳時間： 2013-07-02
上傳用戶：zq70996813
資源簡介：可編程時鐘發(fā)生器及CYPRESS公司鎖相環(huán)技術(shù)介紹，對硬件設(shè)計有參考價值！
上傳時間： 2015-12-28
上傳用戶：love_stanford
資源簡介：鎖相技術(shù)相關(guān)專輯 38冊 209M圖靈 鎖相環(huán)技術(shù)(第3版)377頁 32.1M 清晰書簽版.pdf
上傳時間： 2014-05-05
上傳用戶：時代將軍
資源簡介：鎖相技術(shù)相關(guān)專輯 38冊 209M@@ 鎖相環(huán)技術(shù) 377頁 31.8M.pdf
上傳時間： 2014-05-05
上傳用戶：時代將軍
資源簡介：數(shù)字處理及顯示技術(shù)專輯 106冊 913M@@ 鎖相環(huán)技術(shù) 377頁 31.8M.pdf
上傳時間： 2014-05-05
上傳用戶：時代將軍
資源簡介：電子與電氣工程技術(shù)圖書-鎖相環(huán)技術(shù)(第3版)
上傳時間： 2022-03-28
上傳用戶：zhaiyawei
資源簡介：pll(Phase Locked Loop)： 為鎖相回路或鎖相環(huán)，用來統(tǒng)一整合時鐘信號，使高頻器件正常工作，如內(nèi)存的存取資料等。pll用于振蕩器中的反饋技術(shù)。 許多電子設(shè)備要正常工作，通常需要外部的輸入信號與內(nèi)部的振蕩信號同步。一般的晶振由于工藝與成本原因，做不到...
上傳時間： 2021-07-23
上傳用戶：紫陽帝尊
資源簡介：針對高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問題,提出一種非常適合于高頻感應(yīng)加熱的\r\n新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來實現(xiàn)。最后利\r\n用仿真波形驗證該設(shè)計的合理性和有效性...
上傳時間： 2013-08-22
上傳用戶：nairui21
資源簡介：鎖相環(huán)是一種反饋系統(tǒng)，其中電壓控制振蕩器(VCO)和相位比較器相互連接，使得振蕩器可以相對于參考信號維持恒定的相位角度。鎖相環(huán)可用來從固定的低頻信號生成穩(wěn)定的輸出高頻信號等。
上傳時間： 2013-11-22
上傳用戶：waixingren
資源簡介：敘述了鎖相環(huán)的應(yīng)用及其結(jié)構(gòu)特點, 較詳細(xì)地介紹了鎖相集成電路CD4046的結(jié)構(gòu)特點和應(yīng)用。
上傳時間： 2013-10-27
上傳用戶：gxm2052
資源簡介：簡單的模擬鎖相環(huán)仿真，基于simulink平臺使本地震蕩頻率跟上接收到得頻率
上傳時間： 2013-12-23
上傳用戶：lhw888
資源簡介：分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如altera的pll，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設(shè)計，但是，對于時鐘要求不太嚴(yán)格的設(shè)計，通過自主設(shè)計進行時鐘分頻的實現(xiàn)方法仍然非常流行。首先...
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
資源簡介：關(guān)于在FPGA或CPLD鎖相環(huán)pll原理與應(yīng)用,介紹用FPGA的分頻技術(shù).
上傳時間： 2016-05-12
上傳用戶：edisonfather
資源簡介：在VHDL下實現(xiàn)鎖相環(huán)的源碼和說明文檔.通常用于分頻或倍頻時進行相位鎖定.
上傳時間： 2013-12-07
上傳用戶：hzy5825468
資源簡介：現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質(zhì)量變的越...
上傳時間： 2013-06-10
上傳用戶：yd19890720
資源簡介：pll是數(shù)字鎖相環(huán)設(shè)計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致, 時鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上；頂層文件是pll.GDF
上傳時間： 2014-06-09
上傳用戶：daguda
資源簡介：用VHDL寫的數(shù)字鎖相環(huán)程序 pll.vhd為源文件 pllTB.vhd為testbench
上傳時間： 2014-01-20
上傳用戶：zwei41
資源簡介：介紹了鎖相環(huán)pll的實現(xiàn)原理，可以為VHDL實現(xiàn)pll提供參考。
上傳時間： 2013-12-26
上傳用戶：shinesyh
資源簡介：基于MC145159的pll頻率合成器設(shè)計與實現(xiàn) 介紹了鎖相環(huán)路頻率合成器的基本原理,分析了集成鎖相環(huán)芯片M C 145159的工作特性,給出了集成鎖相環(huán)芯片M C 145159的一個應(yīng)用實例,為高頻頻率合成器的設(shè)計提供了一個較好的思路.測試結(jié)果證明了設(shè)計的合理性與實用性,系...
上傳時間： 2014-01-17
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：easy pll,很好的pll(鎖相環(huán)設(shè)計工具)!
上傳時間： 2014-06-07
上傳用戶：sunjet
資源簡介：MB1504鎖相環(huán)芯片的51單片機驅(qū)動程序,可以根據(jù)需要修改合適的分頻值來完成頻率合成配置.
上傳時間： 2013-12-14
上傳用戶：skfreeman
