資源簡介:鎖相環(huán)的基本原理,設(shè)計結(jié)構(gòu),及實現(xiàn)過程介紹
上傳時間: 2017-07-17
上傳用戶:hgy9473
資源簡介:鎖相環(huán)是一種反饋系統(tǒng),其中電壓控制振蕩器(VCO)和相位比較器相互連接,使得振蕩器可以相對于參考信號維持恒定的相位角度。鎖相環(huán)可用來從固定的低頻信號生成穩(wěn)定的輸出高頻信號等。
上傳時間: 2013-11-22
上傳用戶:waixingren
資源簡介:鎖相環(huán)PLL原理與應(yīng)用教程,講的通俗易懂
上傳時間: 2013-07-12
上傳用戶:lijinchuan
資源簡介:介紹了鎖相環(huán)PLL的實現(xiàn)原理,可以為VHDL實現(xiàn)PLL提供參考。
上傳時間: 2013-12-26
上傳用戶:shinesyh
資源簡介:鎖相環(huán)的基本組成 鎖相環(huán)的工作原理 鎖相環(huán)的應(yīng)用
上傳時間: 2013-12-08
上傳用戶:asdfasdfd
資源簡介:關(guān)于在FPGA或CPLD鎖相環(huán)PLL原理與應(yīng)用,介紹用FPGA的分頻技術(shù).
上傳時間: 2016-05-12
上傳用戶:edisonfather
資源簡介:介紹數(shù)字鎖相環(huán)的基本結(jié)構(gòu),詳細(xì)分析基于FPGA的數(shù)字鎖相環(huán)的鑒相器、環(huán)路濾波器、壓控振蕩器各部分的實現(xiàn)方法,并給出整個數(shù)字鎖相環(huán)的實現(xiàn)原理圖。仿真結(jié)果表明,分析合理,設(shè)計正確。
上傳時間: 2016-08-12
上傳用戶:xiaoyunyun
資源簡介:鎖相環(huán)PLL原理及應(yīng)用,請需要的朋友下載
上傳時間: 2016-08-23
上傳用戶:磊子226
資源簡介:鎖相技術(shù)相關(guān)專輯 38冊 209M鎖相環(huán)PLL原理與應(yīng)用[1].pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:鎖相技術(shù)相關(guān)專輯 38冊 209M最全面最權(quán)威的鎖相環(huán)PLL原理與應(yīng)用資料.rar
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:XS128之鎖相環(huán)PLL
上傳時間: 2013-12-20
上傳用戶:ywqaxiwang
資源簡介:一個程控鎖相環(huán)PLL程序,可以設(shè)定頻率,步進
上傳時間: 2013-12-23
上傳用戶:稀世之寶039
資源簡介:鎖相技術(shù)相關(guān)專輯 38冊 209M鎖相環(huán)(PLL)電路設(shè)計與應(yīng)用.pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:鎖相技術(shù)相關(guān)專輯 38冊 209M圖解 鎖相環(huán)(PLL)電路設(shè)計與應(yīng)用 遠坂 295頁 25.2M 清晰書簽版.pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年,從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在,F(xiàn)PGA已廣泛地應(yīng)用于通信、消費類電子和車用電子類等領(lǐng)域,但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中,芯片上時鐘分布質(zhì)量變的越...
上傳時間: 2013-06-10
上傳用戶:yd19890720
資源簡介:實現(xiàn)同步時采用鎖相環(huán),鎖相環(huán)實現(xiàn)的原理,及源代碼,
上傳時間: 2013-12-01
上傳用戶:cmc_68289287
資源簡介:采用MATLAB仿真二階鎖相環(huán)PLL,仿真環(huán)境MATLAB?R2016a,包括源碼等
上傳時間: 2018-03-28
上傳用戶:auheish
資源簡介:基于MC145159的PLL頻率合成器設(shè)計與實現(xiàn) 介紹了鎖相環(huán)路頻率合成器的基本原理,分析了集成鎖相環(huán)芯片M C 145159的工作特性,給出了集成鎖相環(huán)芯片M C 145159的一個應(yīng)用實例,為高頻頻率合成器的設(shè)計提供了一個較好的思路.測試結(jié)果證明了設(shè)計的合理性與實用性,系...
上傳時間: 2014-01-17
上傳用戶:蟲蟲蟲蟲蟲蟲
資源簡介:分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如altera的PLL,Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設(shè)計,但是,對于時鐘要求不太嚴(yán)格的設(shè)計,通過自主設(shè)計進行時鐘分頻的實現(xiàn)方法仍然非常流行。首先...
上傳時間: 2016-06-14
上傳用戶:wpwpwlxwlx
資源簡介:鎖相環(huán)
上傳時間: 2014-12-23
上傳用戶:李哈哈哈
資源簡介:用ad9850激勵的鎖相環(huán)頻率合成器山東省濟南市M0P44 部隊Q04::00R 司朝良摘要! 提出了一種ad9850和ad9850相結(jié)合的頻率合成方案! 介紹了ad9850芯片ad9850的基本工作原理" 性能特點及引腳功能! 給出了以1!2345 作為參考信號源的鎖相環(huán)頻率合成器實例! 并對該頻率...
上傳時間: 2013-10-18
上傳用戶:hehuaiyu
資源簡介:PLL是數(shù)字鎖相環(huán)設(shè)計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致, 時鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上;頂層文件是PLL.GDF
上傳時間: 2014-06-09
上傳用戶:daguda
資源簡介:用VHDL寫的數(shù)字鎖相環(huán)程序 PLL.vhd為源文件 PLLTB.vhd為testbench
上傳時間: 2014-01-20
上傳用戶:zwei41
資源簡介:PLL是數(shù)字鎖相環(huán)設(shè)計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), 數(shù)字鎖相技術(shù)在通信領(lǐng)域應(yīng)用非常廣泛,本例用VHDL描述了一個鎖相環(huán)作為參考,源碼已經(jīng)調(diào)試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致,...
上傳時間: 2013-12-31
上傳用戶:hphh
資源簡介:數(shù)字鎖相環(huán)DPLL實例程序,幫助理解PLL的結(jié)構(gòu)和詳細(xì)原理
上傳時間: 2014-08-14
上傳用戶:saharawalker
資源簡介:這個程序是matlab用來來對鎖相環(huán)(PLL)進行仿真的,這樣的選擇基于多方面的考慮
上傳時間: 2013-12-18
上傳用戶:cooran
資源簡介:PLL-LMX2325 C程序,用于鎖相環(huán)頻率控制
上傳時間: 2013-12-10
上傳用戶:bjgaofei
資源簡介:通信領(lǐng)域--鎖相環(huán)原理-適合仿真學(xué)習(xí)…………。
上傳時間: 2014-01-03
上傳用戶:zhyiroy
資源簡介:一篇簡單易懂的關(guān)于數(shù)字鎖相環(huán)概念原理設(shè)計的經(jīng)典文章
上傳時間: 2014-01-04
上傳用戶:hasan2015
資源簡介:easy PLL,很好的PLL(鎖相環(huán)設(shè)計工具)!
上傳時間: 2014-06-07
上傳用戶:sunjet