數(shù)字鎖相環(huán)DPLL實(shí)例程序，幫助理解PLL的結(jié)構(gòu)和詳細(xì)原理
資源簡(jiǎn)介：數(shù)字鎖相環(huán)DPLL實(shí)例程序，幫助理解PLL的結(jié)構(gòu)和詳細(xì)原理
上傳時(shí)間： 2014-08-14
上傳用戶：saharawalker
資源簡(jiǎn)介：數(shù)字鎖相環(huán)DPLL源程序，用cpld編寫，展開(kāi)后文件比較多，大家請(qǐng)耐心使用。謝謝，多多支持
上傳時(shí)間： 2013-12-20
上傳用戶：zl5712176
資源簡(jiǎn)介：數(shù)字鎖相環(huán)mb1504驅(qū)動(dòng)程序和應(yīng)用圖紙
上傳時(shí)間： 2016-07-02
上傳用戶：hongmo
資源簡(jiǎn)介：數(shù)字鎖相環(huán)(DPLL)技術(shù)在數(shù)字通信、無(wú)線電電子學(xué)等眾多領(lǐng)域得到了極為廣泛的應(yīng)用。與傳統(tǒng)的模擬電路實(shí)現(xiàn)的PLL相比，DPLL具有精度高、不受溫度和電壓影響、環(huán)路帶寬和中心頻率編程可調(diào)、易于構(gòu)建高階鎖相環(huán)等優(yōu)點(diǎn)。
上傳時(shí)間： 2013-12-18
上傳用戶：libenshu01
資源簡(jiǎn)介：用VHDL寫的數(shù)字鎖相環(huán)程序 pll.vhd為源文件 pllTB.vhd為testbench
上傳時(shí)間： 2014-01-20
上傳用戶：zwei41
資源簡(jiǎn)介：數(shù)字鎖相環(huán)程序，適合于FM、AM開(kāi)發(fā) 數(shù)字鎖相環(huán)程序，適合于FM、AM開(kāi)發(fā)
上傳時(shí)間： 2015-06-20
上傳用戶：363186
資源簡(jiǎn)介：一階全數(shù)字鎖相環(huán)VERLOGIC程序代碼，調(diào)試通過(guò)。
上傳時(shí)間： 2013-12-15
上傳用戶：caixiaoxu26
資源簡(jiǎn)介：一個(gè)初步的數(shù)字鎖相環(huán)程序，沒(méi)有測(cè)試文件，應(yīng)該可以運(yùn)行。
上傳時(shí)間： 2014-11-18
上傳用戶：zwei41
資源簡(jiǎn)介：數(shù)字鎖相環(huán)控制產(chǎn)生信號(hào)程序詳解以及控制字計(jì)算方法
上傳時(shí)間： 2016-08-04
上傳用戶：ztj182002
資源簡(jiǎn)介：該程序?qū)崿F(xiàn)的功能是數(shù)字鎖相環(huán)的設(shè)計(jì)。源代碼可以直接進(jìn)行仿真試驗(yàn)◎
上傳時(shí)間： 2016-08-12
上傳用戶：璇珠官人
資源簡(jiǎn)介：使用VHDL語(yǔ)言進(jìn)行設(shè)計(jì)DPLL（數(shù)字鎖相環(huán)）的相關(guān)文件
上傳時(shí)間： 2013-12-25
上傳用戶：Miyuki
資源簡(jiǎn)介：很好的全數(shù)字鎖相環(huán)源程序，大家有需要的可以看看
上傳時(shí)間： 2022-07-22
上傳用戶：
資源簡(jiǎn)介：用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言
上傳時(shí)間： 2013-05-27
上傳用戶：hewenzhi
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時(shí)間： 2013-08-07
上傳用戶：2467478207
資源簡(jiǎn)介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過(guò)程和設(shè)計(jì)思想
上傳時(shí)間： 2013-08-13
上傳用戶：fqscfqj
資源簡(jiǎn)介：基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
上傳時(shí)間： 2013-08-19
上傳用戶：Huge_Brother
資源簡(jiǎn)介：關(guān)于數(shù)字鎖相環(huán)的一點(diǎn)東西,可以下來(lái)看看\r\n
上傳時(shí)間： 2013-08-26
上傳用戶：7891
資源簡(jiǎn)介：PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致, 時(shí)鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上；頂層文件是PLL.GDF
上傳時(shí)間： 2014-06-09
上傳用戶：daguda
資源簡(jiǎn)介：PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), 數(shù)字鎖相技術(shù)在通信領(lǐng)域應(yīng)用非常廣泛，本例用VHDL描述了一個(gè)鎖相環(huán)作為參考，源碼已經(jīng)調(diào)試過(guò)。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致,...
上傳時(shí)間： 2013-12-31
上傳用戶：hphh
資源簡(jiǎn)介：數(shù)字瑣相環(huán)DPLL的VERLOG代碼，MODELSIM下的工程，有測(cè)試文件
上傳時(shí)間： 2014-01-13
上傳用戶：Thuan
資源簡(jiǎn)介：用verilog語(yǔ)言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)
上傳時(shí)間： 2015-06-13
上傳用戶：wanqunsheng
資源簡(jiǎn)介：關(guān)于數(shù)字鎖相環(huán)的使用，結(jié)合FM,AM的使用來(lái)說(shuō)明
上傳時(shí)間： 2013-12-29
上傳用戶：蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)
資源簡(jiǎn)介：全數(shù)字鎖相環(huán)ＶＨＤＬ描述并實(shí)現(xiàn)功能仿真，另附有圖形說(shuō)明
上傳時(shí)間： 2014-01-13
上傳用戶：shawvi
資源簡(jiǎn)介：直接式數(shù)字鎖相環(huán)頻率合成器.用ELANIX公司SYSTEMVIEW運(yùn)行.
上傳時(shí)間： 2015-07-18
上傳用戶：妄想演繹師
資源簡(jiǎn)介：一種改進(jìn)的全數(shù)字鎖相環(huán)設(shè)計(jì) 一種改進(jìn)的全數(shù)字鎖相環(huán)設(shè)計(jì)
上傳時(shí)間： 2013-12-24
上傳用戶：stampede
資源簡(jiǎn)介：比較好的技術(shù)文章《基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計(jì)》有關(guān)鍵部分的源代碼。
上傳時(shí)間： 2013-12-24
上傳用戶：362279997
資源簡(jiǎn)介：技術(shù)文章《自采樣比例積分控制全數(shù)字鎖相環(huán)的性能分析和實(shí)現(xiàn)》有一定參考價(jià)值
上傳時(shí)間： 2015-08-21
上傳用戶：silenthink
資源簡(jiǎn)介：用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.
上傳時(shí)間： 2013-12-15
上傳用戶：dsgkjgkjg
資源簡(jiǎn)介：用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.
上傳時(shí)間： 2013-12-24
上傳用戶：l254587896
資源簡(jiǎn)介：用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.
上傳時(shí)間： 2014-01-07
上傳用戶：金宜
