相 關(guān) 資 源

• 基于FPGA設(shè)計實例免費下載

  資源簡介：基于FPGA設(shè)計實例，適合電子類大四學(xué)生入門與提高，可以用做課程設(shè)計和畢業(yè)設(shè)計

  標(biāo)簽： FPGA 設(shè)計實例

  上傳時間： 2013-08-06

  上傳用戶：gououo

• 基于FPGA設(shè)計實例免費下載

  資源簡介：基于FPGA設(shè)計實例，適合電子類大四學(xué)生入門與提高，可以用做課程設(shè)計和畢業(yè)設(shè)計

  標(biāo)簽： FPGA 設(shè)計實例

  上傳時間： 2017-08-17

  上傳用戶：924484786

• 一些很好的FPGA設(shè)計實例免費下載

  資源簡介：是一些很好的FPGA設(shè)計實例，對初學(xué)者很好，我就是學(xué)這個入門的

  標(biāo)簽： FPGA 設(shè)計實例

  上傳時間： 2013-08-06

  上傳用戶：zhangchu0807

• 基于FPGA設(shè)計數(shù)字鎖相環(huán)免費下載

  資源簡介：基于FPGA設(shè)計數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案

  標(biāo)簽： FPGA 數(shù)字鎖相環(huán)

  上傳時間： 2013-08-19

  上傳用戶：Huge_Brother

• 基于FPGA設(shè)計的出租車計費系統(tǒng)免費下載

  資源簡介：畢設(shè)基于FPGA設(shè)計的出租車計費系統(tǒng).基于FPGA設(shè)計的出租車計費系統(tǒng)

  標(biāo)簽： FPGA 出租車計費系統(tǒng)

  上傳時間： 2013-07-10

  上傳用戶：lx9076

• 地鐵自動售票機(jī)(基于FPGA)設(shè)計免費下載

  資源簡介：地鐵自動售票機(jī)(基于FPGA)設(shè)計，論壇網(wǎng)友上傳的，多謝下，現(xiàn)在分享給大家！~

  標(biāo)簽： FPGA 地鐵 自動

  上傳時間： 2013-07-13

  上傳用戶：caixiaoxu26

• 基于FPGA設(shè)計ADC0809采樣控制器原代碼免費下載

  資源簡介：基于FPGA設(shè)計ADC0809采樣控制器原代碼

  標(biāo)簽： FPGA 0809 ADC 采樣

  上傳時間： 2015-03-14

  上傳用戶：zhangyigenius

• 基于FPGA設(shè)計數(shù)字鎖相環(huán)免費下載

  資源簡介：基于FPGA設(shè)計數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案

  標(biāo)簽： FPGA 數(shù)字鎖相環(huán)

  上傳時間： 2013-12-25

  上傳用戶：dyctj

• 基于FPGA設(shè)計的數(shù)字頻率計免費下載

  資源簡介：基于FPGA設(shè)計的數(shù)字頻率計，用VHDL寫的代碼。。。。有6各模塊

  標(biāo)簽： FPGA 數(shù)字頻率計

  上傳時間： 2014-11-18

  上傳用戶：myworkpost

• 是一些很好的FPGA設(shè)計實例免費下載

  資源簡介：是一些很好的FPGA設(shè)計實例，對初學(xué)者很好，我就是學(xué)這個入門的

  標(biāo)簽： FPGA 設(shè)計實例

  上傳時間： 2017-08-11

  上傳用戶：wl9454

• 基于FPGA設(shè)計的字符VGA LCD顯示實驗Verilog邏輯源碼Quartus工程文件+文檔說明免費下載

  資源簡介：基于FPGA設(shè)計的字符VGA? LCD顯示實驗Verilog邏輯源碼Quartus工程文件+文檔說明,通過字符轉(zhuǎn)換工具將字符轉(zhuǎn)換為 8 進(jìn)制 mif 文件存放到單端口的 ROM IP 核中，再從ROM 中把轉(zhuǎn)換后的數(shù)據(jù)讀取出來顯示到 VGA 上，F(xiàn)PGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus...

  標(biāo)簽： FPGA vga lcd

  上傳時間： 2021-12-18

  上傳用戶：

• 基于FPGA設(shè)計的sdram讀寫測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明 DR免費下載

  資源簡介：基于FPGA設(shè)計的sdram讀寫測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明，DRAM選用海力士公司的 HY57V2562 型號,容量為的 256Mbit,采用了 54 引腳的TSOP 封裝, 數(shù)據(jù)寬度都為 16 位, 工作電壓為 3.3V,并丏采用同步接口方式所有的信號都是時鐘信號。FPGA型號...

  標(biāo)簽： FPGA sdram verilog quartus

  上傳時間： 2021-12-18

  上傳用戶：

• 基于FPGA設(shè)計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明 FPGA免費下載

  資源簡介：基于FPGA設(shè)計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明，F(xiàn)PGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input? ? ? ? ? ? ? ? ? ? ? ?clk, input? ? ? ? ? ? ? ? ? ? ? ?rst_n, //vga outpu...

  標(biāo)簽： FPGA vga顯示 verilog quartus

  上傳時間： 2021-12-19

  上傳用戶：kingwide

• 基于FPGA設(shè)計的綜合技術(shù)分析免費下載

  資源簡介：該文檔為基于FPGA設(shè)計的綜合技術(shù)分析總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA

  上傳時間： 2022-03-18

  上傳用戶：

• 基于FPGA設(shè)計的相關(guān)論文資料大全 84篇免費下載

  資源簡介：基于FPGA設(shè)計的相關(guān)論文資料大全 84篇用FPGA實現(xiàn)FFT的研究 劉朝暉　　韓月秋 摘　要　目的　針對高速數(shù)字信號處理的要求，給出了用現(xiàn)場可編程門陣列(FPGA)實現(xiàn)的 快速傅里葉變換(FFT)方案.方法　算法為按時間抽取的基4算法，采用遞歸結(jié)構(gòu)的塊浮點運 算方...

  標(biāo)簽： FPGA

  上傳時間： 2022-03-23

  上傳用戶：

• 應(yīng)用VHDL基于FPGA設(shè)計FIR濾波器免費下載

  資源簡介：伴隨高速DSP技術(shù)的廣泛應(yīng)用，實時快速可靠地進(jìn)行數(shù)字信號處理成為用戶追求的目標(biāo)。同時，由于可編程器件在速度和集成度方面的飛速提高，使得利用硬件實現(xiàn)數(shù)字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數(shù)字信號處理中常用部件，它的最大優(yōu)點在于：設(shè)計...

  標(biāo)簽： VHDL FPGA FIR 濾波器

  上傳時間： 2013-04-24

  上傳用戶：zdluffy

• 基于FPGA設(shè)計的FIR濾波器的實現(xiàn)與對比免費下載

  資源簡介：描述了基于FPGA的FIR濾波器設(shè)計。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過FPGA編程實現(xiàn)上述幾種算法，并給出所用的資...

  標(biāo)簽： FPGA FIR 濾波器 對比

  上傳時間： 2013-12-09

  上傳用戶：lvzhr

• 基于FPGA的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計免費下載

  資源簡介：為滿足三維大地電磁勘探技術(shù)對多個采集站的同步需求，基于FPGA設(shè)計了一種晶振頻率校準(zhǔn)系統(tǒng)。系統(tǒng)可以調(diào)節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準(zhǔn)確度和穩(wěn)定度的同步信號。系統(tǒng)中使用FPGA設(shè)計了高分辨率的時間間隔測量單元，達(dá)到0.121...

  標(biāo)簽： FPGA 恒溫晶振 頻率校準(zhǔn)

  上傳時間： 2013-10-17

  上傳用戶：xsnjzljj

• 基于FPGA的多路脈沖時序控制電路設(shè)計與實現(xiàn).rar免費下載

  資源簡介：在團(tuán)簇與激光相互作用的研究中和在團(tuán)簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進(jìn)行脈沖化與時序同步，同時用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路...

  標(biāo)簽： FPGA 多路 脈沖

  上傳時間： 2013-06-15

  上傳用戶：ZJX5201314

• 基于FPGA的JPEG編解碼芯片設(shè)計免費下載

  資源簡介：近年來,隨著微電子技術(shù)的高速發(fā)展,數(shù)字圖像壓縮編碼技術(shù)的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用,圖像壓縮/解壓的IC芯片也已成為多媒體技術(shù)的核心,實現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點.該文基于FPGA設(shè)計了JPEG圖...

  標(biāo)簽： FPGA JPEG 編解碼 芯片設(shè)計

  上傳時間： 2013-05-31

  上傳用戶：yuying4000

• 基于FPGA的MPEG4編解碼芯片開發(fā)系統(tǒng)設(shè)計研究免費下載

  資源簡介：MPEG-4是目前非常流行的視頻壓縮標(biāo)準(zhǔn),基于MPEG-4的視頻處理系統(tǒng)有兩種體系結(jié)構(gòu):可編程結(jié)構(gòu)和專用結(jié)構(gòu).可編程結(jié)構(gòu)靈活,適用范圍廣,易于升級,但電路復(fù)雜,電路功耗大.專用視頻編解碼器結(jié)構(gòu)硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設(shè)計方法...

  標(biāo)簽： MPEG4 FPGA 編解碼芯片 開發(fā)系統(tǒng)

  上傳時間： 2013-06-15

  上傳用戶：it男一枚

• 基于FPGA的GPS定位信息處理系統(tǒng)設(shè)計免費下載

  資源簡介：隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點使得GPS接收機(jī)的用戶數(shù)量大幅度增加，應(yīng)用領(lǐng)域越來越廣。但由于定位過程中各種誤差源的存在，單機(jī)定位精度受到影響。目前常從兩個方面考慮減小誤差提高精度：①用高...

  標(biāo)簽： FPGA GPS 定位 信息處理

  上傳時間： 2013-04-24

  上傳用戶：二驅(qū)蚊器

• 詳細(xì)講解FPGA設(shè)計實例免費下載

  資源簡介：Quartus使用和設(shè)計實例

  標(biāo)簽： FPGA 設(shè)計實例

  上傳時間： 2014-12-28

  上傳用戶：boyaboy

• 基于FPGA設(shè)計的FIR濾波器的實現(xiàn)與對比免費下載

  資源簡介：描述了基于FPGA的FIR濾波器設(shè)計。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過FPGA編程實現(xiàn)上述幾種算法，并給出所用的資...

  標(biāo)簽： FPGA FIR 濾波器 對比

  上傳時間： 2013-10-30

  上傳用戶：1101055045

• 基于FPGA的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計免費下載

  資源簡介：為滿足三維大地電磁勘探技術(shù)對多個采集站的同步需求，基于FPGA設(shè)計了一種晶振頻率校準(zhǔn)系統(tǒng)。系統(tǒng)可以調(diào)節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準(zhǔn)確度和穩(wěn)定度的同步信號。系統(tǒng)中使用FPGA設(shè)計了高分辨率的時間間隔測量單元，達(dá)到0.121...

  標(biāo)簽： FPGA 恒溫晶振 頻率校準(zhǔn)

  上傳時間： 2013-11-17

  上傳用戶：www240697738

• 基于FPGA的線陣CCD驅(qū)動時序及模擬信號處理的設(shè)計免費下載

  資源簡介：1引言電荷耦合器CCD具有尺寸小、精度高、功耗低、壽命長、測量精度高等優(yōu)點，在圖像傳感和非接觸測量領(lǐng)域得到了廣泛應(yīng)用。由于CCD芯片的轉(zhuǎn)換效率、信噪比等光電特性只有在合適的時序驅(qū)動下才能達(dá)到器件工藝設(shè)計所要求的最佳值，以及穩(wěn)定的輸出信號，因此驅(qū)動...

  標(biāo)簽： FPGA ccd 信號處理

  上傳時間： 2022-06-23

  上傳用戶：

• 基于FPGA的靜止圖像壓縮系統(tǒng)的研究免費下載

  資源簡介：基于FPGA的靜止圖像壓縮系統(tǒng)的研究-JPEG編碼器的設(shè)計電力電子與電力傳動數(shù)字圖像在人們生活中的應(yīng)用越來越廣泛，由于原始圖像數(shù)據(jù)量比較大，因此數(shù)字圖像壓縮技術(shù)逐漸成為圖像應(yīng)用的一個核心環(huán)節(jié)。在數(shù)字圖像壓縮領(lǐng)域，國際標(biāo)準(zhǔn)化組織于1992年推出的JPEG標(biāo)準(zhǔn)...

  標(biāo)簽： FPGA 圖像壓縮系統(tǒng)

  上傳時間： 2013-05-24

  上傳用戶：GHF

• 詳細(xì)講解FPGA設(shè)計實例免費下載

  資源簡介：Quartus使用和設(shè)計實例

  標(biāo)簽： FPGA 設(shè)計實例

  上傳時間： 2013-11-07

  上傳用戶：moerwang

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件）免費下載

  資源簡介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時間： 2013-10-13

  上傳用戶：caiiicc

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件）免費下載

  資源簡介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時間： 2013-11-12

  上傳用戶：VRMMO