verilog編寫的異步fifo源代碼,asyn_fifo.v為頂層,調用其他四個文件
資源簡介:verilog編寫的異步fifo源代碼,asyn_fifo.v為頂層,調用其他四個文件
上傳時間: 2014-01-11
上傳用戶:jyycc
資源簡介:使用verilog編寫的同步fifo,可通過設置程序中的DEPTH設置fifo的深度,fifo_WRITE_CLOCK上升沿向fifo中寫入數據,\r\nfifo_READ_CLOCK上升沿讀取數據。本程序對fifo上層操作簡單實用。
上傳時間: 2013-08-12
上傳用戶:ljt101007
資源簡介:基于verilog HDL的異步fifo設計與實現
上傳時間: 2013-12-19
上傳用戶:a3318966
資源簡介:使用verilog編寫的同步fifo,可通過設置程序中的DEPTH設置fifo的深度,fifo_WRITE_CLOCK上升沿向fifo中寫入數據, fifo_READ_CLOCK上升沿讀取數據。本程序對fifo上層操作簡單實用。
上傳時間: 2017-04-08
上傳用戶:離殤
資源簡介:verilog編寫的UART程序源代碼。測試成功。支持字符串發送
上傳時間: 2014-11-26
上傳用戶:jhksyghr
資源簡介:一個用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。
上傳時間: 2014-01-21
上傳用戶:ljmwh2000
資源簡介:verilog編寫的簡單異步串口 完全原創,站長請查看內容
上傳時間: 2014-01-13
上傳用戶:LouieWu
資源簡介:用VHDL語言編寫的異步通信控制器源代碼程序
上傳時間: 2014-01-23
上傳用戶:caixiaoxu26
資源簡介:VHDL編寫的異步通信控制器源代碼程序
上傳時間: 2015-10-02
上傳用戶:清風冷雨
資源簡介:基于FPGA的異步fifo的軟硬件實現,通過verilog編程實現后下載到FPGA芯片
上傳時間: 2015-10-19
上傳用戶:agent
資源簡介:用verilog編寫的標準異步串行通行程序,供大家參考!
上傳時間: 2013-12-09
上傳用戶:498732662
資源簡介:verilog編寫的ldpc編碼的源代碼
上傳時間: 2013-12-20
上傳用戶:TF2015
資源簡介:verilog 編寫的I2c協議程序,用于cpld讀寫EEPROM
上傳時間: 2013-08-31
上傳用戶:csgcd001
資源簡介:c編寫的監視程序源代碼
上傳時間: 2015-01-30
上傳用戶:sunjet
資源簡介:java編寫的游戲軟件源代碼
上傳時間: 2014-01-25
上傳用戶:nanshan
資源簡介:LC記事本1.00源程序 C++Builder4編寫的記事本程序源代碼
上傳時間: 2014-01-24
上傳用戶:gououo
資源簡介:用verilog編寫的多功能數字鐘
上傳時間: 2015-02-25
上傳用戶:王者A
資源簡介:這是一個很好的verilog 編寫的8位RISC CPU源碼(可做為MCU),并且包括完整的C 語言的測試代碼。
上傳時間: 2014-01-05
上傳用戶:李夢晗
資源簡介:verilog編寫的32位浮點加法器
上傳時間: 2015-03-09
上傳用戶:372825274
資源簡介:verilog編寫的全功能串口
上傳時間: 2014-02-11
上傳用戶:Breathe0125
資源簡介:verilog編寫的計算百分比模塊
上傳時間: 2013-12-17
上傳用戶:wang0123456789
資源簡介:verilog編寫的流水線模塊
上傳時間: 2015-03-09
上傳用戶:杜瑩12345
資源簡介:verilog編寫的alu模塊
上傳時間: 2015-03-09
上傳用戶:qb1993225
資源簡介:一組老外編寫的神經網絡源代碼,非常值得收藏和研究。有BPN、ART1、ADALINE、SOM、CPN、HOPFIELD、BOLTZMAN等神經網絡。吐血推薦在進行神經網絡編程的朋友下載。
上傳時間: 2015-03-18
上傳用戶:Yukiseop
資源簡介:c語言編寫的常用算法源代碼,對于搞數值計算很好
上傳時間: 2014-11-26
上傳用戶:lps11188
資源簡介:加法器(使用verilog編寫的),雖然簡單,但是這也是學習verilog最基礎的東西!希望大家一起學習!
上傳時間: 2013-12-10
上傳用戶:410805624
資源簡介:用verilog編寫的網卡芯片rtl級。前仿后仿都通過了,可以在modelsim上運行察看
上傳時間: 2015-03-31
上傳用戶:lxm
資源簡介:采用verilog編寫的串口通信程序,采用了狀態機設計!程序簡單,消耗資源少
上傳時間: 2014-12-08
上傳用戶:yd19890720
資源簡介:verilog編寫的M序列發生器,希望能對大家帶來幫助。
上傳時間: 2014-01-11
上傳用戶:zhliu007
資源簡介:一個采用VC編寫的神經網絡源代碼,供大家參考。
上傳時間: 2015-04-15
上傳用戶:erkuizhang