相 關(guān) 資 源

• Verilog編寫的M序列發(fā)生器免費下載

  資源簡介：Verilog編寫的M序列發(fā)生器，希望能對大家?guī)韼椭?/p>

  標簽： Verilog M序列 編寫 發(fā)生器

  上傳時間： 2014-01-11

  上傳用戶：zhliu007

• 利用matlab編寫的M序列發(fā)生器。內(nèi)容參見《FPGA設(shè)計及應用》褚振勇編 西安電子科技大學出版社免費下載

  資源簡介：利用matlab編寫的M序列發(fā)生器。內(nèi)容參見《FPGA設(shè)計及應用》褚振勇編 西安電子科技大學出版社

  標簽： matlab FPGA 編寫 序列

  上傳時間： 2016-08-31

  上傳用戶：dongqiangqiang

• 基于FPGA的M序列發(fā)生器實現(xiàn)免費下載

  資源簡介：·基于FPGA的M序列發(fā)生器實現(xiàn)

  標簽： FPGA 序列 發(fā)生器

  上傳時間： 2013-04-24

  上傳用戶：gengxiaochao

• 一個典型的M序列發(fā)生器免費下載

  資源簡介：一個典型的M序列發(fā)生器，生成M序列:1110010

  標簽： 典型 序列 發(fā)生器

  上傳時間： 2014-01-03

  上傳用戶：sevenbestfei

• mSequence_generatorM序列發(fā)生器.rar是基于MATLAB編器的M序列發(fā)生器免費下載

  資源簡介：mSequence_generatorM序列發(fā)生器.rar是基于MATLAB編器的M序列發(fā)生器

  標簽： mSequence_generatorM MATLAB 發(fā)生器

  上傳時間： 2014-02-07

  上傳用戶：ruan2570406

• 基于51單片機實現(xiàn)的M序列發(fā)生器（偽隨機序列）免費下載

  資源簡介：基于51單片機實現(xiàn)的M序列發(fā)生器（偽隨機序列），在Keil編程環(huán)境下的源碼

  標簽： 51單片機 M序列 發(fā)生器 偽隨機序列

  上傳時間： 2016-10-21

  上傳用戶：banyou

• 基于VHDL的M序列發(fā)生器~大家可以作為參考試用看免費下載

  資源簡介：基于VHDL的M序列發(fā)生器~大家可以作為參考試用看

  標簽： VHDL M序列 發(fā)生器 家

  上傳時間： 2014-01-17

  上傳用戶：playboys0

• 基于FPGA的可編程M序列發(fā)生器的實現(xiàn)免費下載

  資源簡介：·?摘要：? 本文研究了由線性反饋移位寄存器(Linear Feedback Shift Registers,LFSR)生成M序列的原理,并對LFSR電路結(jié)構(gòu)作了改進,利用基于現(xiàn)代DSP技術(shù)的DSP Builder軟件,設(shè)計了一種周期、相位可調(diào)的M序列發(fā)生器.經(jīng)調(diào)試與仿真,結(jié)果表明該方法硬件結(jié)構(gòu)簡單、開...

  標簽： FPGA 可編程 發(fā)生器 序列

  上傳時間： 2013-07-18

  上傳用戶：fuzhoulinzexu

• 用Verilog編寫的一個簡單的產(chǎn)生偽隨機序列的代碼（M序列）免費下載

  資源簡介：用Verilog編寫的一個簡單的產(chǎn)生偽隨機序列的代碼（M序列），比較實用。

  標簽： Verilog 編寫 偽隨機序列 代碼

  上傳時間： 2017-06-27

  上傳用戶：dave520l

• Verilog編寫的狀態(tài)機檢測00100序列. 實現(xiàn) input:...011000010010000... output:...000000000100100... 并且 用測試模塊來驗證狀免費下載

  資源簡介：Verilog編寫的狀態(tài)機檢測00100序列. 實現(xiàn) input:...011000010010000... output:...000000000100100... 并且 用測試模塊來驗證狀態(tài)是否正確工作

  標簽： 000000000100100 011000010010000 Verilog output

  上傳時間： 2015-07-14

  上傳用戶：ggwz258

• 讓讀者對基于VHDL可編程M序列發(fā)生器有更深的了解免費下載

  資源簡介：讓讀者對基于VHDL可編程M序列發(fā)生器有更深的了解

  標簽： VHDL 可編程 發(fā)生器 序列

  上傳時間： 2014-01-19

  上傳用戶：2404

• 利用Matlab編寫求取4級移位寄存器的M序列 設(shè)初始序列為:1 1 1 1 通過一個四級的移位寄存器,其中在第三級有負反饋(一個模二加法),即將序列的第三位和第四位相加(如序列1 1 1 1經(jīng)免費下載

  資源簡介：利用Matlab編寫求取4級移位寄存器的M序列 設(shè)初始序列為:1 1 1 1 通過一個四級的移位寄存器,其中在第三級有負反饋(一個模二加法),即將序列的第三位和第四位相加(如序列1 1 1 1經(jīng)移位寄存器第一次移位后為0 1 1 1)的值再賦到第一位. 序列的周期為16.

  標簽： Matlab 序列 移位寄存器 編寫

  上傳時間： 2016-02-14

  上傳用戶：tfyt

• 利用Visual C++編寫M序列的生成以及利用給定的M序列采用采樣技術(shù)生成其他的不同的序列免費下載

  資源簡介：利用Visual C++編寫M序列的生成以及利用給定的M序列采用采樣技術(shù)生成其他的不同的序列

  標簽： Visual M序列 編寫 序列

  上傳時間： 2014-11-28

  上傳用戶：maizezhen

• 此函數(shù)實現(xiàn)了M序列發(fā)生器的matlab實現(xiàn)免費下載

  資源簡介：此函數(shù)實現(xiàn)了M序列發(fā)生器的matlab實現(xiàn)

  標簽： matlab 函數(shù) M序列 發(fā)生器

  上傳時間： 2014-01-15

  上傳用戶：yuchunhai1990

• 使用Verilog編寫的同步FIFO免費下載

  資源簡介：使用Verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實用。

  標簽： Verilog FIFO 編寫

  上傳時間： 2013-08-12

  上傳用戶：ljt101007

• Verilog 編寫的I2c協(xié)議程序免費下載

  資源簡介：Verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM

  標簽： Verilog I2c 編寫 協(xié)議

  上傳時間： 2013-08-31

  上傳用戶：csgcd001

• 用Verilog編寫的多功能數(shù)字鐘免費下載

  資源簡介：用Verilog編寫的多功能數(shù)字鐘

  標簽： Verilog 編寫 多功能 數(shù)字

  上傳時間： 2015-02-25

  上傳用戶：王者A

• 這是一個很好的Verilog 編寫的8位RISC CPU源碼（可做為MCU）免費下載

  資源簡介：這是一個很好的Verilog 編寫的8位RISC CPU源碼（可做為MCU），并且包括完整的C 語言的測試代碼。

  標簽： Verilog RISC CPU MCU

  上傳時間： 2014-01-05

  上傳用戶：李夢晗

• Verilog編寫的32位浮點加法器免費下載

  資源簡介：Verilog編寫的32位浮點加法器

  標簽： Verilog 編寫 浮點 加法器

  上傳時間： 2015-03-09

  上傳用戶：372825274

• Verilog編寫的全功能串口免費下載

  資源簡介：Verilog編寫的全功能串口

  標簽： Verilog 編寫 串口

  上傳時間： 2014-02-11

  上傳用戶：Breathe0125

• Verilog編寫的計算百分比模塊免費下載

  資源簡介：Verilog編寫的計算百分比模塊

  標簽： Verilog 編寫 分 模塊

  上傳時間： 2013-12-17

  上傳用戶：wang0123456789

• Verilog編寫的流水線模塊免費下載

  資源簡介：Verilog編寫的流水線模塊

  標簽： Verilog 編寫 流水線 模塊

  上傳時間： 2015-03-09

  上傳用戶：杜瑩12345

• Verilog編寫的alu模塊免費下載

  資源簡介：Verilog編寫的alu模塊

  標簽： Verilog alu 編寫 模塊

  上傳時間： 2015-03-09

  上傳用戶：qb1993225

• 加法器（使用Verilog編寫的）,雖然簡單免費下載

  資源簡介：加法器（使用Verilog編寫的）,雖然簡單，但是這也是學習Verilog最基礎(chǔ)的東西！希望大家一起學習！

  標簽： Verilog 加法器 編寫

  上傳時間： 2013-12-10

  上傳用戶：410805624

• 用Verilog編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了免費下載

  資源簡介：用Verilog編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了，可以在modelsim上運行察看

  標簽： Verilog rtl 編寫 網(wǎng)卡芯片

  上傳時間： 2015-03-31

  上傳用戶：lxm

• 采用Verilog編寫的串口通信程序免費下載

  資源簡介：采用Verilog編寫的串口通信程序，采用了狀態(tài)機設(shè)計！程序簡單，消耗資源少

  標簽： Verilog 編寫 串口通信 程序

  上傳時間： 2014-12-08

  上傳用戶：yd19890720

• M序列發(fā)生器(簡單型碼序列發(fā)生器-----simple shift register generator)免費下載

  資源簡介：M序列發(fā)生器(簡單型碼序列發(fā)生器-----simple shift register generator)

  標簽： generator register simple shift

  上傳時間： 2014-12-01

  上傳用戶：dbs012280

• matlab在系統(tǒng)辨識中的應用: 利用六級移位寄存器產(chǎn)生的M序列免費下載

  資源簡介：matlab在系統(tǒng)辨識中的應用: 利用六級移位寄存器產(chǎn)生的M序列

  標簽： matlab M序列 系統(tǒng)辨識 中的應用

  上傳時間： 2015-05-17

  上傳用戶：Late_Li

• 使用matlab編寫的PN序列函數(shù)免費下載

  資源簡介：使用matlab編寫的PN序列函數(shù)，用來生成PN序列，里面有大量說明

  標簽： matlab 編寫 序列 函數(shù)

  上傳時間： 2013-12-12

  上傳用戶：ommshaggar

• 一個非常簡單的cpu設(shè)計的原代碼,是用Verilog編寫的免費下載

  資源簡介：一個非常簡單的cpu設(shè)計的原代碼,是用Verilog編寫的

  標簽： Verilog cpu 代碼 編寫

  上傳時間： 2014-12-08

  上傳用戶：siguazgb