LAXDK4.1P是多功能數字處理器，所有功能都通過雙DSP處理實現。獨立處理芯片實現全功能的參量均衡，精確分頻，輸出限幅。內置一個DSP效果器，包含兩個獨立的可編程引擎，分別處理回聲、混響效果，實現無窮的效果組合。并且提供精確快速的反饋抑制功能。3路線路輸入、背景音樂（BGM）功能，并帶有同步視頻切換。音樂通道配置7段全參量均衡適應千變萬化的應用環境。話筒通道7段全參量均衡，配合優質話放電路帶來清晰干凈的演唱效果。超低音分頻實現斜率、濾波器、上下限頻點的全部可調，并配置3段參量均衡使調試更得心應手。獨立中置輸出通道，輸出話筒直達聲，并配置3段參量均衡大大提升演唱人聲的表現能力。
資源簡介：LAXDK4.1P是多功能數字處理器，所有功能都通過雙DSP處理實現。獨立處理芯片實現全功能的參量均衡，精確分頻，輸出限幅。內置一個DSP效果器，包含兩個獨立的可編程引擎，分別處理回聲、混響效果，實現無窮的效果組合。并且提供精確快速的反饋抑制功能。3路線路...
上傳時間： 2013-10-26
上傳用戶：herog3
資源簡介：電子技術
上傳時間： 2013-07-21
上傳用戶：eeworm
資源簡介：本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim
上傳時間： 2013-07-21
上傳用戶：ve3344
資源簡介：基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
上傳時間： 2013-08-18
上傳用戶：問題問題
資源簡介：多功能數字鐘的VHDL設計
上傳時間： 2013-10-29
上傳用戶：swz13842860183
資源簡介：為了提高數字集成電路芯片的驅動能力，采用優化比例因子的等比緩沖器鏈方法，通過Hspice軟件仿真和版圖設計測試，提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設計方案。本文完成了系統的電原理圖設計和版圖設計，整體電路采用Hspice和CSMC 2P2M ...
上傳時間： 2013-10-09
上傳用戶：小鵬
資源簡介：介紹了一種基于TMS320VC5402并應用ITU—T的G.728標準進行語音編解碼的多功能數字采訪機，系統采用AT89C51與TMS320VC5402相配合，實現了音控與鍵控相互補充，語音信息的采集與播放數字化，可大容量錄放音，操作簡單，可任意選取錄音段進行回放、刪除。
上傳時間： 2013-11-13
上傳用戶：15736969615
資源簡介：多功能數字鐘， 自從它發明的那天起，就成為人類的朋友，但隨著時間的推移，人們對它的功能又提出了新的要求，怎樣讓時鐘更好的為人民服務，怎樣讓我們的老朋友煥發青春呢？這就要求人們不斷設計出新型時鐘。本方案設計的多功能電子鐘除了傳統的顯示時間功能...
上傳時間： 2014-12-28
上傳用戶：elinuxzj
資源簡介：用FPGA設計多功能數字鐘
上傳時間： 2013-11-16
上傳用戶：1234567890qqq
資源簡介：由于傳統的有線控制方式的LED控制卡，傳輸距離近，易受外界環境的制約，因而不能構建大規模的聯網式LED屏信息發布系統，而GPRS無線通訊控制方式開銷大，不利于小商戶使用。本文針對目前大屏幕LED顯示系統存在的問題，結合當今先進的微控制器產品、控制技術和...
上傳時間： 2013-11-16
上傳用戶：風為裳的風
資源簡介：用FPGA設計多功能數字鐘
上傳時間： 2013-10-27
上傳用戶：ommshaggar
資源簡介：本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應用于實際的數字鐘顯示中...
上傳時間： 2013-11-10
上傳用戶：hz07104032
資源簡介：用verilog編寫的多功能數字鐘
上傳時間： 2015-02-25
上傳用戶：王者A
資源簡介：VOD卡拉OK點歌系統源碼
上傳時間： 2014-11-03
上傳用戶：yiwen213
資源簡介：此文件是本人設計的一個多功能數字鐘的詳細資料,現供大家參考.
上傳時間： 2013-12-12
上傳用戶：123啊
資源簡介：這是用單片機實現的多功能數字鐘,通過8255擴展端口,AD0809將模擬信號轉換成數字信號進行處理,可以比較精確的測出電壓值.
上傳時間： 2014-12-20
上傳用戶：gmh1314
資源簡介：基于51單片機的多功能數字鐘。時間，年月日，多組鬧鐘，議程。且外接24C04的EEPROM后可保存設置。蜂鳴器由I/O口接三極管放大后驅動。
上傳時間： 2013-12-29
上傳用戶：dengzb84
資源簡介：EWB做的多功能數字鐘 由振蕩器輸出穩定的高頻脈沖信號作為時間基準，經分頻器輸出標準的秒脈沖，秒計數器滿60向分計數器進位，分計數器滿60向小時計數器進位，小時計數器按“12翻1”規律計數，計數器經譯碼器送到顯示器；計數出現誤差可用校時電路進行校時...
上傳時間： 2015-08-06
上傳用戶：zhangyi99104144
資源簡介：單片機MSC51設計的5個源程序：1、數據排序2、多功能數字鐘設計3、P1口循環亮燈設計4、脈沖計數器5、8250芯片串口擴展。另附程序詳細介紹。
上傳時間： 2014-11-10
上傳用戶：xiaodu1124
資源簡介：多功能數字鐘電路設計 掌握數字電路系統的設計方法、裝調技術及數字鐘的功能擴展電路的設計
上傳時間： 2015-08-23
上傳用戶：colinal
資源簡介：雅馬哈卡拉OK控制系統（YSS915 CONTROL SYSTEM）
上傳時間： 2015-09-01
上傳用戶：playboys0
資源簡介：《多功能數字鐘》，絕對好用的EDA程序，已經通過測試
上傳時間： 2015-10-25
上傳用戶：z754970244
資源簡介：多功能數字鐘設計 一、設計任務： （一）主體功能 用HDL設計一個多功能數字鐘，包含以下主要功能： 1.計時及校時，時間可以24小時制或12小時制顯示 2.日歷：顯示年月日星期，及設定設定功能 3.跑表：啟動/停止/保持顯示/清除 4.鬧鐘：設定鬧鐘時間，整...
上傳時間： 2013-12-31
上傳用戶：songrui
資源簡介：本程序可以實現多功能數字鐘,非常實用,供大家參考
上傳時間： 2015-11-27
上傳用戶：xzt
資源簡介：用vhdl語言實現多功能數字鐘的設計 這是學習VHDL語言的經典例子
上傳時間： 2014-12-20
上傳用戶：chongcongying
資源簡介：基于Verilog HDL設計的多功能數字鐘，有興趣的
上傳時間： 2013-11-26
上傳用戶：宋桃子
資源簡介：基于FPGA的多功能數字鐘Verilog設計2007-06-17 21:06基本功能： 1．具有時、分、秒計數顯示功能（6位數碼管構成），以24小時循環為計時基準。 2. 具有調節小時、分鐘的功能。 3．具有整點報時功能，整點報時的同時數碼管顯示閃爍提示。
上傳時間： 2016-03-10
上傳用戶：cc1915
資源簡介：【設計題目】 多功能數字鐘的設計 【設計目的】 1掌握數字系統的分析和設計方法 2能夠熟練的、合理的選用集成電路器件 3熟悉EWB軟件的使用。 【設計指標及要求】 設計一個多功能數字鐘，以一晝夜24小時為一個計數周期。準確計時，具有“時”“分”“...
上傳時間： 2014-12-08
上傳用戶：亞亞娟娟123
資源簡介：采用Verilog HDL語言編寫的多功能數字鐘，包括四個功能：時間顯示與設置、秒表、鬧鐘、日期顯示與設置，源代碼對FPGA和CPLD學習者價值很高，
上傳時間： 2016-03-21
上傳用戶：270189020
資源簡介：多功能數字電子鐘，由于在GSM標準中，中文編碼采用的是Unicode編碼，而不是目前國內常用的GB-2312編碼，故還需要進行中文編碼的轉換，才能顯示漢字字型
上傳時間： 2016-05-07
上傳用戶：bruce
