中文版Verilog HDL簡明教程 第1章 簡介 第2章 HDL指南 第3章 Verilog語言要素 第4章 表 達 式 第5章 門電平模型化
標簽： Verilog HDL 簡明教程 電平
上傳時間： 2015-05-22
上傳用戶：無聊來刷下
用Verilog HDL 語言編寫的播放梁祝的程序
標簽： Verilog HDL 語言 編寫
上傳時間： 2015-05-24
上傳用戶：zuozuo1215
基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現 Verilog HDL的
標簽： Verilog FPGA HDL 接口
上傳時間： 2014-08-12
上傳用戶：ayfeixiao
Verilog在maxpuls2下開發的電梯控制器的文檔（包括代碼），其中說明十分詳盡
標簽： maxpuls2 Verilog 電梯控制器 文檔
上傳時間： 2015-05-26
上傳用戶：ouyangtongze
How to Think Like a Computer Scientist Learning with Python 學習linux下Python腳本的必備書籍
標簽： Python Scientist Computer Learning
上傳時間： 2014-10-29
上傳用戶：heart520beat
這是一個rs譯碼器的verilog程序運行于quatus
標簽： verilog quatus 譯碼器 程序
上傳時間： 2015-05-31
上傳用戶：mikesering
這個是用VERILOG做的一個8位功能很弱的CPU
標簽： VERILOG CPU 8位
上傳時間： 2014-11-23
上傳用戶：wangchong
UART verilog hdl 實現
標簽： verilog UART hdl
上傳時間： 2014-01-11
上傳用戶：PresidentHuang
FIR濾波器的verilog實現，實現6級流水線的程序設計。
標簽： verilog FIR 濾波器
上傳時間： 2015-06-02
上傳用戶：sjyy1001
verilog shi 實現的加法器（8位）適用于初學asic
標簽： verilog asic shi 8位
上傳用戶：一諾88
蟲蟲下載站版權所有 京ICP備2021023401號-1
