這些是verilog編程實例3,僅供參考
標(biāo)簽： verilog 編程實例
上傳時間： 2014-08-18
上傳用戶：libinxny
這些是verilog編程實例4,僅供參考
上傳時間： 2014-03-10
上傳用戶：zhenyushaw
這些是verilog編程實例5,僅供參考
上傳時間： 2015-05-04
上傳用戶：hfmm633
11,13,16位超前進位加法器的Verilog HDL源代碼。
標(biāo)簽： Verilog HDL 11 13
上傳時間： 2013-12-28
上傳用戶：ouyangtongze
Traffic light written with Verilog
標(biāo)簽： Traffic Verilog written light
上傳時間： 2013-12-10
上傳用戶：稀世之寶039
mining source code written in Verilog
標(biāo)簽： Verilog written mining source
上傳時間： 2015-05-06
上傳用戶：asddsd
DSP中巴特沃思濾波器的設(shè)計使用Verilog編寫.
標(biāo)簽： Verilog DSP 濾波器 編寫
上傳用戶：三人用菜
verilog hdl 快速入門,里面包含很多有用的硬件描述語言的程序
標(biāo)簽： verilog hdl 快速入門 硬件描述語言
上傳時間： 2014-01-03
上傳用戶：愛死愛死
Verilog 的非常好用易懂的教學(xué)軟件。
標(biāo)簽： Verilog 教學(xué)軟件
上傳時間： 2015-05-09
上傳用戶：拔絲土豆
實用鬧鐘的verilog代碼。不是vhdl的！經(jīng)過ldv驗證
標(biāo)簽： verilog vhdl ldv 鬧鐘
上傳時間： 2014-01-11
上傳用戶：小儒尼尼奧
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
