openaccess與verilog互相轉(zhuǎn)化時(shí)所用的源代碼，在安裝了openaccess的windows和linux上都可以使用。
標(biāo)簽： openaccess verilog 轉(zhuǎn)化 源代碼
上傳時(shí)間： 2015-04-23
上傳用戶(hù)：maizezhen
用Verilog DHL語(yǔ)言編寫(xiě)的一個(gè)數(shù)字鐘程序,除了基本計(jì)數(shù),還具有校時(shí),鬧鐘功能
標(biāo)簽： Verilog DHL 語(yǔ)言 編寫(xiě)
上傳時(shí)間： 2013-12-15
上傳用戶(hù)：維子哥哥
pic cpu source code. it is writed in the verilog source code. it can work on the 40Mhz high speed.
標(biāo)簽： source code the verilog
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：曹云鵬
Lattice公司的A Verilog HDL Test Bench Primer應(yīng)用手冊(cè)
標(biāo)簽： Lattice Verilog Primer Bench
上傳時(shí)間： 2015-04-25
上傳用戶(hù)：宋桃子
八位的偽隨機(jī)數(shù)產(chǎn)生的verilog文件linear-feedback-shift-register
標(biāo)簽： linear-feedback-shift-register verilog 偽隨機(jī)
上傳用戶(hù)：fandeshun
硬件uart源程序verilog HDL，即相關(guān)文檔
標(biāo)簽： verilog uart HDL 硬件
上傳用戶(hù)：pompey
verilog語(yǔ)言建模資料，從網(wǎng)上整理的，
標(biāo)簽： verilog 語(yǔ)言建模
上傳時(shí)間： 2014-01-05
上傳用戶(hù)：zhuimenghuadie
Verilog HDL 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤(pán)控制，LED顯示，脈沖發(fā)生，脈沖頻率測(cè)量模塊 是我自己寫(xiě)得，希望能對(duì)你有幫助，有問(wèn)題可以mail：shaojunwu1@163.com
標(biāo)簽： Verilog HDL 程序 代碼
上傳時(shí)間： 2015-04-26
上傳用戶(hù)：wpt
一些很實(shí)用的verilog源程序，是初學(xué)者的好棒手，希望能給需要的人一點(diǎn)幫助，請(qǐng)支持一下。
標(biāo)簽： verilog 源程序
上傳時(shí)間： 2014-01-25
上傳用戶(hù)：lepoke
uart d的verilog 程序，可以實(shí)現(xiàn)普通串口功能
標(biāo)簽： verilog uart 程序
上傳時(shí)間： 2013-12-29
上傳用戶(hù)：lhc9102
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
