此代碼是用Verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).
標(biāo)簽： Verilog 以太網(wǎng)接口 代碼 修改
上傳時(shí)間： 2014-01-20
上傳用戶：zhichenglu
用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)
標(biāo)簽： verilog fpga 語言 編寫
上傳時(shí)間： 2015-06-13
上傳用戶：wanqunsheng
采用verilog設(shè)計(jì)，參考了《數(shù)字電子技術(shù)》教材，剛剛完成，與大家分享！
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-18
上傳用戶：silenthink
鍵盤鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用Verilog HDL編寫,已經(jīng)使用FPGA驗(yàn)正過了,完全可以用
標(biāo)簽： FPGA Verilog HDL 鍵盤
上傳時(shí)間： 2013-12-12
上傳用戶：athjac
在顯示器上顯示漢字,在FPGA上實(shí)現(xiàn),使用Verilog HDL 設(shè)計(jì),完全可是直接使用
標(biāo)簽： Verilog FPGA HDL 顯示器
上傳時(shí)間： 2014-09-04
上傳用戶：zm7516678
使用FPGA控制蜂鳴器的程序,用Verilog HDL設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音
標(biāo)簽： Verilog FPGA HDL 蜂鳴器
上傳時(shí)間： 2013-12-21
上傳用戶：wendy15
FIR FILTER verilog code
標(biāo)簽： verilog FILTER code FIR
上傳時(shí)間： 2013-12-17
上傳用戶：kristycreasy
正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。
標(biāo)簽： Verilog HDL 正
上傳時(shí)間： 2015-06-16
上傳用戶：xymbian
關(guān)于verilog開發(fā)的實(shí)驗(yàn)指導(dǎo)書，對(duì)于初學(xué)者很好
標(biāo)簽： verilog 實(shí)驗(yàn)指導(dǎo)書
上傳用戶：zhuoying119
Advanced verilog techniques workshop,希望對(duì)您有所幫助。
標(biāo)簽： techniques Advanced workshop verilog
上傳用戶：himbly
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
