<strike id="coeu4"></strike>
verilog編寫的流水線模塊
標(biāo)簽： verilog 編寫 流水線 模塊
上傳時間： 2015-03-09
上傳用戶：杜瑩12345
verilog編寫的alu模塊
標(biāo)簽： verilog alu 編寫 模塊
上傳用戶：qb1993225
USBFX2LK WDM drive for OSR s USB FX2 Learning Kit
標(biāo)簽： USBFX2LK Learning drive OSR
上傳時間： 2015-03-11
上傳用戶：huannan88
verilog，4、5分頻器，5分頻器占空比3：2
標(biāo)簽： verilog
上傳時間： 2015-03-12
上傳用戶：wanghui2438
主要完成數(shù)字電視前端信號處理和緩沖作用的verilog源代碼，可以直接使用
標(biāo)簽： verilog 數(shù)字電視 信號處理 源代碼
上傳時間： 2013-12-18
上傳用戶：woshiayin
包含UART口的VERILOG源程序，該程序在FPGA上驗證通過，可作為芯片設(shè)計，或FPGA設(shè)計的一個完整IP核，硬件設(shè)計的兄弟們可參考一下。
標(biāo)簽： VERILOG UART 源程序
上傳時間： 2015-03-14
上傳用戶：VRMMO
這是一段控制1394芯片的cpld的verilog程序,可以參考,在實際項目中已經(jīng)采用.
標(biāo)簽： verilog 1394 cpld 控制
上傳用戶：ztj182002
本文介紹了使用verilog語言進(jìn)行硬件設(shè)計的一些基本技巧
標(biāo)簽： verilog 語言 硬件設(shè)計 基本技巧
上傳時間： 2015-03-15
上傳用戶：wkchong
Computer Architecture Handbook on Verilog HDL
標(biāo)簽： Architecture Computer Handbook Verilog
上傳用戶：www240697738
發(fā)一個基于ModelSim仿真的Verilog源代碼包
標(biāo)簽： ModelSim Verilog 仿真 源代碼
上傳時間： 2013-12-10
上傳用戶：水中浮云
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
