亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 包含UART口的VERILOG源程序

包含UART口的VERILOG源程序

  • 資源大小:10 K
  • 上傳時間: 2015-03-14
  • 上傳用戶:flyhack007
  • 資源積分:2 下載積分
  • 標      簽: VERILOG UART 源程序

資 源 簡 介

包含UART口的VERILOG源程序,該程序在FPGA上驗證通過,可作為芯片設計,或FPGA設計的一個完整IP核,硬件設計的兄弟們可參考一下。

相 關 資 源

主站蜘蛛池模板: 锦州市| 古交市| 利津县| 庄浪县| 青河县| 梨树县| 屏南县| 九寨沟县| 清镇市| 新闻| 鹤峰县| 新干县| 信阳市| 乌鲁木齐市| 舟山市| 昌邑市| 庄河市| 旬阳县| 龙州县| 灵宝市| 阳高县| 海安县| 靖安县| 兴国县| 雅江县| 凤翔县| 井研县| 涡阳县| 宁乡县| 鹤壁市| 龙井市| 西宁市| 同江市| 扶余县| 桐乡市| 城固县| 青州市| 苍梧县| 保康县| 库尔勒市| 靖西县|