16位帶有并行預置功能的右移移位寄存器，CLK1是時鐘信號， LOAD是并行數(shù)據(jù)使能信號，QB是串行輸出端口
上傳時間： 2013-04-24
上傳用戶：diamondsGQ
基于VHDL語言的多種分頻程序
上傳時間： 2013-10-27
上傳用戶：dongbaobao
介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現(xiàn)結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現(xiàn)，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器的設計與實現(xiàn)。測試表明，該譯碼器性能優(yōu)良，適用于高速通信。
上傳時間： 2013-10-17
上傳用戶：cc1915
特點 精確度0.1%滿刻度 可輸入交直流電流/交直流電壓/電位計/傳送器...等信號 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘 寬范圍交直流兩用電源設計 尺寸小,穩(wěn)定性高 2主要規(guī)格 精確度: 0.1% F.S. (23 ±5℃) 顯示值范圍: 0-±19999 digit adjustable 類比輸出解析度: 16 bit DAC 輸出反應速度: < 250 ms (0-90%)(>10Hz) 輸出負載能力: < 10mA for voltage mode < 10V for current mode 輸出之漣波: < 0.1% F.S. 歸零調(diào)整范圍: 0- ±9999 Digit adjustable 最大值調(diào)整范圍: 0- ±9999 Digit adjustable 溫度系數(shù): 50ppm/℃ (0-50℃) 顯示幕: Red high efficiency LEDs high 10.16mm (0.4") 隔離特性: Input/Output/Power/Case 參數(shù)設定方式: Touch switches 記憶方式: Non-volatile E2PROM memory 絕緣抗阻: >100Mohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-60℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) 安裝方式: Socket/plugin type with barrier terminals CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間： 2014-01-05
上傳用戶：eastgan
基于VHDL語言的多種分頻程序
上傳時間： 2013-11-02
上傳用戶：xjz632
介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現(xiàn)結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現(xiàn)，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器的設計與實現(xiàn)。測試表明，該譯碼器性能優(yōu)良，適用于高速通信。
上傳時間： 2013-12-13
上傳用戶：yzhl1988
搶答器里的基本原程序,搶答模塊，計時器電路JSQ的VHDL源程序，譯碼器電路YMQ的VHDL源程序
上傳時間： 2017-08-15
上傳用戶：zm7516678
電壓空間矢量脈沖寬度調(diào)制技術是一種性能優(yōu)越、易于數(shù)字化實現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時需要進行坐標旋轉和反正切三角函數(shù)的運算，計算特定電壓空間矢量作用時間時需要進行正弦、余弦三角函數(shù)的運算以及過飽和情況下的歸一化處理過程，同時，在整個SVPWM算法中還包含了無理數(shù)的運算，這些復雜計算不可避免地會產(chǎn)生大量計算誤差，對高精度實時控制產(chǎn)生不可忽視的影響，而且這些復雜運算的計算量大，對系統(tǒng)的處理速度要求高，程序設計復雜，系統(tǒng)運行時間長，占用系統(tǒng)資源多。因此，從工程實際應用的角度出發(fā)，需要對常規(guī)SVPWM算法進行優(yōu)化設計。 本文提出的優(yōu)化SVPWM算法，只需進行普通的四則運算，計算非常簡單，克服了上述常規(guī)SVPWM算法中的缺點，同時，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點置于各扇區(qū)中點的方法，達到降低三相橋式逆變電路中開關器件開關損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實現(xiàn)SVPWM的控制功能，在實時性、靈活性等方面有著MCU、DSP無法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對優(yōu)化的SVPWM系統(tǒng)原型進行建模和仿真，當仿真效果達到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語言設計輸入方法與原理圖設計輸入方法相結合的混合設計輸入方法進行FPGA/CPLD的電路設計與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進行功能仿真和性能分析，驗證了本文提出的SVPWM優(yōu)化設計方案的可行性和有效性。
上傳時間： 2013-06-27
上傳用戶：小儒尼尼奧
電壓空間矢量脈沖寬度調(diào)制技術是一種性能優(yōu)越、易于數(shù)字化實現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時需要進行坐標旋轉和反正切三角函數(shù)的運算，計算特定電壓空間矢量作用時間時需要進行正弦、余弦三角函數(shù)的運算以及過飽和情況下的歸一化處理過程，同時，在整個SVPWM算法中還包含了無理數(shù)的運算，這些復雜計算不可避免地會產(chǎn)生大量計算誤差，對高精度實時控制產(chǎn)生不可忽視的影響，而且這些復雜運算的計算量大，對系統(tǒng)的處理速度要求高，程序設計復雜，系統(tǒng)運行時間長，占用系統(tǒng)資源多。因此，從工程實際應用的角度出發(fā)，需要對常規(guī)SVPWM算法進行優(yōu)化設計。 本文提出的優(yōu)化SVPWM算法，只需進行普通的四則運算，計算非常簡單，克服了上述常規(guī)SVPWM算法中的缺點，同時，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點置于各扇區(qū)中點的方法，達到降低三相橋式逆變電路中開關器件開關損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實現(xiàn)SVPWM的控制功能，在實時性、靈活性等方面有著MCU、DSP無法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對優(yōu)化的SVPWM系統(tǒng)原型進行建模和仿真，當仿真效果達到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語言設計輸入方法與原理圖設計輸入方法相結合的混合設計輸入方法進行FPGA/CPLD的電路設計與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進行功能仿真和性能分析，驗證了本文提出的SVPWM優(yōu)化設計方案的可行性和有效性。
上傳時間： 2013-07-30
上傳用戶：15953929477
相對于JPEG中二維離散余弦變換(2DDCT)來說，在JPEG2000標準中，二維離散小波變換(2DDWT)是其圖像壓縮系統(tǒng)的核心變換。在很多需要進行實時處理圖像的系統(tǒng)中，如數(shù)碼相機、遙感遙測、衛(wèi)星通信、多媒體通信、便攜式攝像機、移動通信等系統(tǒng)，需要用芯片實現(xiàn)圖像的編解碼壓縮過程。雖然有許多研究工作者對圖像處理的小波變換進行了研究，但大都只偏重算法研究，對算法硬件實現(xiàn)時的復雜性考慮較少，對圖像處理的小波變換硬件實現(xiàn)的研究也較少。 本文針對圖像處理的小波變換算法及其硬件實現(xiàn)進行了研究。對文獻[13]提出的“內(nèi)嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進行仔細分析，提出一種基于提升方式的5/3小波變換適合硬件實現(xiàn)的算法，在MATLAB中仿真驗證了該算法，證明其是正確的。并設計了該算法的硬件結構，在MATLAT的Simulink中進行仿真，對該結構進行VHDL語言的寄存器傳輸級(RTL)描述與仿真，成功綜合到Altera公司的FPGA器件中進行驗證通過。本算法與傳統(tǒng)的小波變換的邊界處理方法比較：由于將其邊界延拓過程內(nèi)嵌于小波變換模塊中，使該硬件結構無需額外的邊界延拓過程，減少小波變換過程中對內(nèi)存的讀寫量，從而達到減少內(nèi)存使用量，降低功耗，提高硬件利用率和運算速度的特點。本算法與文獻[13]提出的算法相比較：無需增加額外的硬件計算模塊，又具有在硬件實現(xiàn)時不改變原來的提升小波算法的規(guī)則性結構的特點。這種小波變換硬件芯片的實現(xiàn)不僅適用于JPEG2000的5/3無損小波變換，當然也可用于其它各種實時圖像壓縮處理硬件系統(tǒng)。
上傳時間： 2013-06-13
上傳用戶：jhksyghr
