使用VHDL設(shè)計一個適用於ETSI OFDM的時間和頻率同步處理器
標(biāo)簽： VHDL ETSI OFDM
上傳時間： 2015-09-21
上傳用戶：luke5347
j-link/jlink ARM調(diào)試器 算號軟件（keygen)
標(biāo)簽： j-link keygen jlink ARM
上傳時間： 2016-05-27
上傳用戶：zhichenglu
電源供應(yīng)器設(shè)計利用鍵盤介面輸入電源電壓值以SPI界面?zhèn)髦亮硪活wCPU做前端之運算結(jié)果傳回做LED顯示
標(biāo)簽： SPI CPU LED 鍵盤
上傳時間： 2017-03-19
上傳用戶：二驅(qū)蚊器
電子連接器設(shè)計基礎(chǔ)
標(biāo)簽： 接器
上傳時間： 2013-06-21
上傳用戶：eeworm
上傳時間： 2013-06-05
專輯類-實用電子技術(shù)專輯-385冊-3.609G 電子連接器設(shè)計基礎(chǔ)-35頁-1.3M.ppt
標(biāo)簽： 1.3 35 接器
上傳時間： 2013-04-24
上傳用戶：cuiqiang
本文在闡述卷積碼編解碼器基本工作原理的基礎(chǔ)上，提出了在MAX+PlusⅡ開發(fā)平臺上基于VHDL語言設(shè)計（2，1，6）卷積碼編解碼器的方法。
標(biāo)簽： VHDL 語言 卷積碼 編解碼器
上傳時間： 2013-06-16
上傳用戶：zfh920401
這是Actel 的FPGA的譯碼器的VHDL源代碼。
標(biāo)簽： Actel FPGA VHDL 譯碼器
上傳時間： 2013-08-10
上傳用戶：大灰狼123456
論文格式，內(nèi)含Viterbi編解碼器的完整vhdl代碼，文件為.nh格式
標(biāo)簽： Viterbi vhdl 編解碼器 代碼
上傳時間： 2013-09-03
上傳用戶：qiaoyue
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時間： 2013-09-04
上傳用戶：a471778
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
