FPGA數字移相器,編程環境為QUIRTE2,編程語言采用硬件描述語言vhdl
標簽： QUIRTE FPGA vhdl 數字移相器
上傳時間： 2013-12-19
上傳用戶：songrui
一個用vhdl語言編成的可以讓蜂鳴器發聲的的程序。
標簽： vhdl 語言 蜂鳴器 發聲
上傳時間： 2015-06-06
上傳用戶：it男一枚
用VHDL編寫的8位全加器,數字分頻器等程序
標簽： VHDL 8位 編寫 全加器
上傳時間： 2013-12-16
上傳用戶：ztj182002
通過VHDL語言編寫的計數器程序,可以在一嗎器顯示管上分段顯示小時,分,秒,并且可以分別清零
標簽： VHDL 分 語言 編寫
上傳用戶：s363994250
VHDL電子搶答器的實現。有多個文件，主控件是用圖行實現。其余各功能模塊用VHDL實現
標簽： VHDL 電子搶答器
上傳時間： 2013-12-09
上傳用戶：蠢蠢66
四位全家器的VHDL語言模塊，已經在ISE8.1上經過測試通過
標簽： VHDL 家 語言 模塊
上傳時間： 2015-06-21
上傳用戶：lwwhust
遠志網絡還原大師算號器的源碼，看了就明白很粗糙的算法但畢竟能用。
標簽： 網絡 算號器 源碼 還原大師
上傳時間： 2015-07-02
上傳用戶：Yukiseop
用VHDL設計CRC發生器和校驗器，供初學者參考。
標簽： VHDL CRC 發生器
上傳時間： 2013-12-20
上傳用戶：refent
利用VHDL語言編寫的一個16分頻器，另外可以在程序中修改為任意2N的分頻器
標簽： VHDL 語言 編寫 分頻器
上傳時間： 2014-01-18
上傳用戶：erkuizhang
VHDL中IP核之參數化加減法器中文使用介紹
標簽： VHDL IP核 參數 減法器
上傳時間： 2014-01-15
上傳用戶：cursor
蟲蟲下載站版權所有 京ICP備2021023401號-1
