相 關(guān) 資 源

• 本文使用實(shí)例描述了在 FPGA/CPLD 上使用 VHDL 進(jìn)行分頻器設(shè) 計(jì)免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 使用VHDL進(jìn)行分頻器設(shè)計(jì)免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 使用VHDL進(jìn)行分頻器設(shè)計(jì)免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 使用VHDL進(jìn)行分頻器設(shè)計(jì)免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 好的分頻器設(shè)計(jì)程序免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 數(shù)控分頻器的輸出信號(hào)頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設(shè)計(jì),其設(shè)計(jì)過程和電路都比較復(fù)雜,且設(shè)計(jì)成 果的可修改性和可移植性都較差。基于VHDL 的數(shù)控分頻器設(shè)計(jì),整個(gè)過程簡單、快捷,極易修改,可移植性免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 基于VHDL的數(shù)控分頻器設(shè)計(jì)的源代碼及仿真免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 該文詳細(xì)分析了履帶式機(jī)器人的受力特點(diǎn), 提出了一種適于進(jìn)行控制器設(shè)計(jì)的履帶機(jī)器人模型, 并在此基礎(chǔ)上, 按照反饋線性化的思想, 提出了一種履帶式機(jī)器人穩(wěn)定路徑跟蹤控制器的設(shè)計(jì)方法, 同時(shí)給出了方法的非免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 使用verilog編寫分頻器免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 《分頻器設(shè)計(jì)》絕對(duì)好用的EDA實(shí)驗(yàn)程序！已經(jīng)通過測(cè)試。VHDL語言編寫免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 基于VHDL的分頻器設(shè)計(jì)免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 基于VHDL的分頻器設(shè)計(jì)免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 基于FPGA的分頻器設(shè)計(jì),已經(jīng)通過了仿真(VHDL語言編寫)免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 利用數(shù)控分頻器設(shè)計(jì)硬件電子琴.硬件電子琴電路模塊設(shè)計(jì)免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• EDA實(shí)驗(yàn)分頻器設(shè)計(jì)免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 分頻器設(shè)計(jì)免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 數(shù)控分頻器設(shè)計(jì):對(duì)于一個(gè)加法計(jì)數(shù)器免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 使用myeclipse進(jìn)行的項(xiàng)目設(shè)計(jì)實(shí)例免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 濾波器設(shè)計(jì)示例,詳細(xì)介紹了在MATLAB環(huán)境下進(jìn)行濾波器設(shè)計(jì)方法免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 任意N進(jìn)制分頻器的標(biāo)準(zhǔn)VHDL代碼（原創(chuàng)）免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 利用FPGA進(jìn)行分頻期的設(shè)計(jì)免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 分別用分頻比交錯(cuò)法及累加器分頻法完成非整數(shù)分頻器設(shè)計(jì)。免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 包含了模式識(shí)別中常用的一些分類器設(shè)計(jì)算法免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• CPLD_FENPIN免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• VHDL進(jìn)行高層次設(shè)計(jì),對(duì)于做工程的很有。源程序還是有介紹.免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 在linux系統(tǒng)下客戶端和服務(wù)器端使用RPC進(jìn)行分布式通信。 包含客戶端程序免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 一個(gè)使用matlab進(jìn)行音頻信息處理的實(shí)例免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 在視頻監(jiān)控系統(tǒng)中使用FPGA進(jìn)行視頻處理免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 在視頻監(jiān)控系統(tǒng)中使用FPGA進(jìn)行視頻處理免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用verilog實(shí)現(xiàn)fpga的通用分頻器的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：