專輯類-單片機專輯-258冊-4.20G 基于FPGA的8051SOC設計-76頁-4.3M.pdf
上傳時間： 2013-06-06
上傳用戶：liu_yuankang
基于FPGA的防火墻系統設計_源碼.part02.rar
上傳時間： 2013-06-13
上傳用戶：huxz911
基于FPGA的三相正弦信號發生器設計.rar
上傳時間： 2013-06-15
上傳用戶：zq70996813
矢量控制作為一種先進的控制策略，是在電機統一理論、機電能量轉換和坐標變換理論的基礎上發展起來的，具有先進性、新穎性和實用性的特點。它是以交流電動機的雙軸理論為依據，將定子電流矢量分解為按轉子磁場定向的兩個直流分量：一個分量與轉子磁鏈矢量重合，稱為勵磁電流分量；另一個分量與轉子磁鏈矢量垂直，稱為轉矩電流分量。通過控制定子電流矢量在旋轉坐標系的位置及大小，即可控制勵磁電流分量和轉矩電流分量的大小，實現像直流電動機那樣對磁場和轉矩的解耦控制。本文研究的是以TMS320LF2407ADSP和FPGA為控制核心的矢量控制變頻調速系統。 分析了脈寬調制和矢量控制的原理與實現方法，從而建立了異步電動機的數學模型。對于矢量控制，分析了矢量控制的基本原理和控制算法，推導了三相坐標系、兩相靜止與旋轉坐標系下的電機基本方程和矢量控制基本公式。同時在進行相應的坐標變換以后，得到了間接磁場定向型變頻調速系統的矢量控制圖，并結合TMS320LF2407ADSP完成了具體的實現方法，根據矢量控制的基本原理，設計了一種基于DSP和FPGA的SVPWM冗余系統。 在硬件方面，以TMS320LF2407ADSP和EP1C12Q240FPGA為控制器，兩者之間通過雙口RAMIDT7130完成數據的交換，并能在一方失控時另一方立即產生SVPWM波形。同時完成無線遙控、速度給定、數據顯示以及電流、速度檢測和保護等功能，也對變頻調速系統的主電路、電源電路、FPGA配置電路、無線遙控電路、LCD顯示電路、保護電路、電流和轉速檢測電路作了簡單的介紹。在軟件方面，給出了基于DSP的矢量控制系統軟件流程圖，并用C語言進行了編程。用硬件描述語言Verilog對FPGA進行了編程，并給出了相關的仿真波形。MATLAB仿真結果表明，本文研究的調速系統的矢量控制算法是成功的，并實現了對電機的高性能控制。
上傳時間： 2013-07-09
上傳用戶：jogger_ding
基于ARM的數字圖像采集系統的碩士論文 ARM-PowerPC-ColdFire-MIPS
上傳時間： 2013-07-24
上傳用戶：lishuoshi1996
隨著信息技術的飛速發展，數據吞吐量急劇增長，要求有更高的傳輸速度，來滿足大量數據的傳輸，而原有的并行數據傳輸總線結構上存在自身無法克服的缺陷，在高頻環境下容易串擾，而增大誤碼率。SATA串行總線技術應運而生。作為一種新型的總線接口，它提供了高達3.0Gbps的數據傳輸速率，使用8B/10B編碼格式，采用LVDS NRZ串行數據傳輸方式，有良好的抗干擾性能，有更強的達到32位的循環冗余校驗，并且提供了良好的物理接口特性，支持熱拔插，代表著計算機總線接口技術的發展方向。FPGA作為一種低功耗的半導體器件，在高頻工作環境中有優良的性能，將處理器與低功耗FPGA結合起來使用是數據存儲應用的趨勢，這樣能夠使得接口方案更加靈活。而在眾多FPGA器件中，Xilinx公司的Virtex-4平臺內部集成了PowerPC高性能處理器，并且其中提供了Rocket IO MGT這種嵌入式的多速率串行收發器，能夠以6.25-622Mb/s的速度傳送數據，并且支持包括SATA協議在內的多種串行通信協議。 本文從物理層、鏈路層、傳輸層分析了SATA1.0技術的接口協議，在此基礎提出滿足協議需求和適合FPGA設計的設計方案，并給出總體設計框圖，依照FPGA的設計方法，采用Xilinx公司的Virtex-4設計了一個符合SATA1.0接口協議的嵌入式存儲裝置，實現數據的存儲，仿真運行結果正常。
上傳時間： 2013-04-24
上傳用戶：sz_hjbf
基于FPGA的數字視頻信號發生器的設計與實現
上傳時間： 2013-04-24
上傳用戶：sclyutian
控制器局域網(CAN)最初是由德國BOSCH公司為汽車的監測、控制系統設計的。它是一種有效的支持分布式控制或者實時控制的串行通信網絡。由于其具有多主機、高性能以及高可靠性，CAN總線已經廣泛應用于汽車電子控制、過程控制、機械工業、紡織機械、機器人、數控機床、醫療器械以及傳感器等領域。CAN總線已經形成國際標準，并已被公認為幾種最有前途的現場總線之一。 另一方面，隨著電動車的技術的不斷發展，電動車已經開始邁向了市場普及的道路。對于電動車電池的管理和維護越來越成為電動車發展的重點之一。由于CAN具有抗干擾性強、連接簡單、無主通信等特點，非常適合用來實現實時數據的采集和傳輸。因此，本文利用CAN總線為基礎設計了一個電池實時數據采集與管理系統，經分析、設計、編程和調試，在實際應用中得以實現。 該系統主要包括數據采集層，數據傳輸層和用戶管理層三個部分。數據采集層的主要任務是電池實時數據的采集和發送；數據傳輸層的主要功能是通過CAN總線接收數據采集層發送的實時數據，并將其轉換成RS232串口協議發送到上位機；用戶管理層的主要功能是通過串口接收數據，實時顯示，存儲和分析。 論文完成的主要工作有： (1) 通過對系統需求的分析，將整個系統分為三個獨立的層，分別進行了軟硬件設計，實現了系統的模塊化，增強了系統的應用性； (2) 詳細的研究了CAN2.0B協議和SAE J1939協議，并在此基礎上，編寫了適合本設計的通訊協議； (3) 深入研究了MC9S12DG128芯片的硬件結構和軟件設計方法； 本課題的創新點在于利用目前汽車工業廣泛采用的CAN總線協議，設計了一套簡單，高效，穩定的電池數據采集與管理系統，并在實際中得以應用。在系統設計過程中將整個系統分為3個層，大大提升了系統的模塊化水平，有利于系統的擴展和維護。
上傳時間： 2013-07-07
上傳用戶：1417818867
圖像的采集和傳輸是實時監控、遠程控制、智能小區等諸多領域的關鍵技術。基于傳統：PC的圖像采集已成為現實。隨著信息技術的迅速發展，嵌入式系統的研究開發成為了后PC時代的一個熱點，它被廣泛應用于工業現場、信息家電等各行各業。同時，圖像的遠程采集傳輸也朝著專業化、多樣化和低成本的方向發展。利用嵌入式技術來實現圖像的遠程采集傳輸正順應了時代發展，有較大的實用價值。 本文主要研究了基于嵌入式的遠程圖像采集傳輸系統。嵌入式終端采用$3C2410為核心的目標板為硬件平臺，采用嵌入式Linux為系統平臺。系統通過連接在嵌入式終端的USB攝像頭完成靜態圖像數據采集，并進行圖像壓縮處理。在圖像傳輸方面，論文設計了兩種模式：一種是通過Intemet傳輸的、基于B/S模式的傳輸方式。在該模式下，遠端客戶機通過瀏覽器訪問架設在終端里的嵌入式服務器而獲得圖像信息。另一種是基于GPRS網絡實現遠程無線圖像傳輸。終端將采集到的圖像數據通過GPRS網絡發送到擁有固定Ip的監控服務器上來完成圖像遠程傳輸。 本文首先介紹了圖像采集傳輸和嵌入式方面的相關內容，并介紹了本論文所采用的開發平臺。為了順利開發接著構建了開發環境，這里包括U-boot的移植、Linux系統的內核編譯和移植、設備驅動模塊的加載以及交叉編譯環境的建立。在此基礎上，利用Vide04Linux的接口函數，用C語言實現了圖像原始數據的采集程序，并利用JPEG算法了實現圖像壓縮。在基于B/S模式的傳輸方式中，首先利用Boa架設了嵌入式服務器，然后用C語言完成CGI腳本，該腳本將圖像嵌入網頁并實時更新以實現網頁的動態輸出。在基于GPRS實現遠程無線圖像傳輸方式中，論文詳細分析了系統通訊數據流的特征，提出了采用辨識特征字符、數據打包等策略以實現GPRS的網絡連接和數據通訊，并且在此基礎上用C語言編程實現。同時，在PC(Linux)上用Socket編程實現了監控服務器軟件，該軟件用以接收圖像數據和控制嵌入式終端的系統狀態。最后，論文分析比較了兩種傳輸方式的區別和優缺點。試驗證明，采用兩種方式都能成功實現圖像的遠程采集傳輸，并且試驗效果較好。
上傳時間： 2013-05-17
上傳用戶：squershop
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent 33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。 在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。 關鍵詞：ADC測試；并行；參數評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
