璁茶Вsdram鐨勬搷浣滐紝闄勬湁verilog hdl浠ｇ爜
標(biāo)簽： verilog sdram hdl
上傳時(shí)間： 2017-04-08
上傳用戶：gonuiln
verilog HDL語(yǔ)言，線性CCD1501D驅(qū)動(dòng)程序，基于FPGA，其他線性傳感器可參照修改。
標(biāo)簽： verilog HDL 語(yǔ)言
上傳用戶：royzhangsz
I have upload verilog HDL e-books which can really usefull for new user of verilog
標(biāo)簽： verilog e-books usefull upload
上傳時(shí)間： 2017-04-15
上傳用戶：comua
通用串口收發(fā)器的移位寄存器 是verilog hDl編寫
標(biāo)簽： verilog hDl 串口 收發(fā)器
上傳時(shí)間： 2017-04-18
上傳用戶：cooran
數(shù)字電子鐘的Verilog HDL語(yǔ)言描述。
標(biāo)簽： Verilog HDL 數(shù)字電子鐘 語(yǔ)言
上傳時(shí)間： 2014-01-12
上傳用戶：shawvi
EDA開發(fā)教程,初學(xué)者的寶典!主要講述了verilog HDL編程方法,非常適合初學(xué)Verilog者.
標(biāo)簽： verilog Verilog EDA HDL
上傳時(shí)間： 2013-12-19
上傳用戶：pinksun9
Design Testbenches in verilog HDL language.
標(biāo)簽： Testbenches language Verilog Design
上傳時(shí)間： 2017-05-04
上傳用戶：zhaiye
Design FSM using verilog HDL.
標(biāo)簽： Verilog Design using FSM
上傳用戶：lili123
4位數(shù)字頻率計(jì)的verilog HDL設(shè)計(jì)，精度比較準(zhǔn)的
標(biāo)簽： verilog HDL 數(shù)字頻率計(jì)
上傳時(shí)間： 2014-01-06
上傳用戶：shus521
用verilog HDL寫的VGA驅(qū)動(dòng)，在FPGA上實(shí)測(cè)可用（實(shí)際上是別人的勞動(dòng)成果，呵呵）。
標(biāo)簽： verilog HDL VGA 驅(qū)動(dòng)
上傳時(shí)間： 2014-01-15
上傳用戶：1966640071
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
