本書介紹了大量verilog HDL程序設(shè)計的實(shí)例，對于verilog語言學(xué)習(xí)者和從事相關(guān)工作的工程師來說，都有一定的學(xué)習(xí)和參考價值。
標(biāo)簽： verilog HDL 程序設(shè)計
上傳時間： 2014-01-17
上傳用戶：czl10052678
Verilog HDL中關(guān)于賦值語句的ppt
標(biāo)簽： Verilog HDL
上傳時間： 2017-08-23
上傳用戶：ccclll
本程序是在一位全加器的基礎(chǔ)上設(shè)計一個16位的加法器,用Verilog HDL語言描述.
標(biāo)簽： Verilog HDL 程序 全加器
上傳時間： 2013-12-03
上傳用戶：moerwang
流水線乘法器與加法器 開發(fā)環(huán)境：Modelsim（verilog hdl）
標(biāo)簽： Modelsim verilog hdl 流水線
上傳時間： 2017-09-02
上傳用戶：lx9076
多路選擇器（MUX）verilog hdl 多路選擇器（MUX）verilog hdl
標(biāo)簽： verilog MUX hdl 多路
上傳時間： 2017-09-05
上傳用戶：klin3139
I2C verilog HDL code including test environment
標(biāo)簽： environment including verilog code
上傳時間： 2017-09-06
上傳用戶：xlcky
I2S verilog HDL code including test environment
上傳時間： 2013-12-24
上傳用戶：冇尾飛鉈
該項目在VGA顯示器上顯示8色豎彩條,使用的是verilog HDL語言編寫，言簡意賅，一目了然
標(biāo)簽： verilog VGA HDL 項目
上傳時間： 2017-09-09
上傳用戶：refent
verilog hdl經(jīng)典例程，全部調(diào)試通過
標(biāo)簽： verilog hdl
上傳時間： 2017-09-10
上傳用戶：frank1234
DM9000A讀寄存器模塊, verilog HDL
標(biāo)簽： verilog 9000A 9000 HDL
上傳時間： 2014-01-16
上傳用戶：FreeSky
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
