相 關 資 源

• DM9000A讀寄存器模塊, verilog HDL免費下載

  資源簡介：DM9000A讀寄存器模塊, verilog HDL

  標簽： verilog 9000A 9000 HDL

  上傳時間： 2014-01-16

  上傳用戶：FreeSky

• 通用串口收發器的移位寄存器 是verilog HDL編寫免費下載

  資源簡介：通用串口收發器的移位寄存器 是verilog HDL編寫

  標簽： verilog HDL 串口 收發器

  上傳時間： 2017-04-18

  上傳用戶：cooran

• 本程序包含：EEPROM的功能模型(eeprom.v)、讀/寫EEPROM的verilog HDL 行為模塊（eeprom_wr.v）、信號產生模塊（signal.v）和頂層模塊(top.v)免費下載

  資源簡介：本程序包含：EEPROM的功能模型(eeprom.v)、讀/寫EEPROM的verilog HDL 行為模塊（eeprom_wr.v）、信號產生模塊（signal.v）和頂層模塊(top.v) ，這樣可以有一個完整的EEPROM的控制模塊和測試文件，本文件通過測試。

  標簽： EEPROM eeprom_wr verilog eeprom

  上傳時間： 2017-01-22

  上傳用戶：lanjisu111

• 此模塊用于"PS/2接口的鼠標或鍵盤"與"具有外部讀寫的8位并口單片機"雙向通信模塊. verilog HDL語言編寫,在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7免費下載

  資源簡介：此模塊用于"PS/2接口的鼠標或鍵盤"與"具有外部讀寫的8位并口單片機"雙向通信模塊. verilog HDL語言編寫,在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7128SLC84-10芯片中通過. 文件中有詳細的注解. 此模塊具有對于PS/2時鐘和數據線的濾波功能,這...

  標簽： verilog Quartus EPM7 8.1

  上傳時間： 2017-02-20

  上傳用戶：集美慧

• 讀寄存器內容的源代碼環境是WINXP+MASM5.0通過編譯生成可執行文件免費下載

  資源簡介：讀寄存器內容的源代碼環境是WINXP+MASM5.0通過編譯生成可執行文件，雙擊，提示寫入文件成功，按任意鍵推出。在程序的同一目錄下的TEMP.TXT中已經寫入了：

  標簽： WINXP MASM 5.0 寄存器

  上傳時間： 2014-09-08

  上傳用戶：pkkkkp

• mf-200讀寫器模塊 mf-200讀寫器模塊免費下載

  資源簡介：mf-200讀寫器模塊 mf-200讀寫器模塊

  標簽： 200 mf 讀寫器 模塊

  上傳時間： 2015-09-09

  上傳用戶：lunshaomo

• yx-em-sy485讀寫器模塊 y x-em-sy485讀寫器模塊免費下載

  資源簡介：yx-em-sy485讀寫器模塊 y x-em-sy485讀寫器模塊

  標簽： 485 yx-em-sy x-em-sy 讀寫器

  上傳時間： 2014-06-09

  上傳用戶：chens000

• yx-em-100讀寫器模塊 yx-em-100讀寫器模塊免費下載

  資源簡介：yx-em-100讀寫器模塊 yx-em-100讀寫器模塊

  標簽： yx-em 100 讀寫器 模塊

  上傳時間： 2015-09-09

  上傳用戶：LouieWu

• 用于生成GF(2^m)有限域元素求逆器的verilog HDL源文件的C程序免費下載

  資源簡介：用于生成GF(2^m)有限域元素求逆器的verilog HDL源文件的C程序

  標簽： verilog HDL GF C程序

  上傳時間： 2014-01-13

  上傳用戶：gyq

• ZLG/CF驅動接口函數實驗,包括宏定義,函數原形及總線初始化函數,開關中斷函數,讀寄存器函數,寫寄存器函數等免費下載

  資源簡介：ZLG/CF驅動接口函數實驗,包括宏定義,函數原形及總線初始化函數,開關中斷函數,讀寄存器函數,寫寄存器函數等

  標簽： 函數 ZLG 寄存器 CF

  上傳時間： 2014-01-20

  上傳用戶：xz85592677

• 單片機SPI通信模塊verilog HDL免費下載

  資源簡介：單片機SPI通信模塊verilog HDL

  標簽： verilog SPI HDL 單片機

  上傳時間： 2014-06-11

  上傳用戶：CSUSheep

• 自動生成線形反饋移位寄存器的各種HDL源代碼和原理圖的工具免費下載

  資源簡介：自動生成線形反饋移位寄存器的各種HDL源代碼和原理圖的工具

  標簽： HDL 自動生成 反饋移位寄存器 原理圖

  上傳時間： 2014-11-27

  上傳用戶：lacsx

• 讀寄存器內容的源代碼:用來測試而顯示送入寄存器的值免費下載

  資源簡介：讀寄存器內容的源代碼:用來測試而顯示送入寄存器的值

  標簽： 寄存器 源代碼 測試

  上傳時間： 2014-01-22

  上傳用戶：han_zh

• 偽隨機序列產生器－線性反饋移位寄存器免費下載

  資源簡介：偽隨機序列產生器－線性反饋移位寄存器，verilog HDL 原代碼。

  標簽： 偽隨機序列 產生器 線性反饋移位寄存器

  上傳時間： 2016-12-04

  上傳用戶：zl5712176

• 偽隨機序列產生器－代進位反饋移位寄存器免費下載

  資源簡介：偽隨機序列產生器－代進位反饋移位寄存器，verilog HDL 原代碼。

  標簽： 偽隨機序列 產生器 進位 反饋移位寄存器

  上傳時間： 2014-09-05

  上傳用戶：xymbian

• 偽隨機序列產生器－filtered 代進位反饋移位寄存器免費下載

  資源簡介：偽隨機序列產生器－filtered 代進位反饋移位寄存器，verilog HDL 原代碼。

  標簽： filtered 偽隨機序列 產生器 進位

  上傳時間： 2016-12-04

  上傳用戶：愛死愛死

• verilog HDL顯示模塊verilog HDL顯示模塊verilog HDL顯示模塊免費下載

  資源簡介：verilog HDL顯示模塊verilog HDL顯示模塊verilog HDL顯示模塊

  標簽： verilog HDL 顯示模塊

  上傳時間： 2014-09-04

  上傳用戶：myworkpost

• 基于verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 　　9.1.1 由系統功能描述時序關系 　　9.1.2 流程圖的設計 　　9.1.3 系統功能描述 　　免費下載

  資源簡介：基于verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 　　9.1.1 由系統功能描述時序關系 　　9.1.2 流程圖的設計 　　9.1.3 系統功能描述 　　9.1.4 邏輯框圖 　　9.1.5 延時模塊的詳細描述及仿真 　　9.1.6 功能模塊verilog-HDL描述...

  標簽： verilog-HDL 9.1 功能描述

  上傳時間： 2015-09-16

  上傳用戶：chfanjiang

• verilog編寫基于fpga的鑒相器模塊免費下載

  資源簡介：verilog編寫基于fpga的鑒相器模塊

  標簽： verilog fpga 編寫 模塊

  上傳時間： 2013-08-19

  上傳用戶：18752787361

• PC104對OV7670寄存器的讀寫免費下載

  資源簡介：Ominivision公司的新型攝像頭模組OV7670，具有體積小、輸出圖像格式多、接口方便、寄存器可讀寫等特點，是嵌入式系統中圖像采集的理想選擇。通過設置OV7670的寄存器的值，可以更好地實現對攝像頭的控制，得到更加理想的圖像。本文介紹了PC104系統對OV7670攝像...

  標簽： 7670 104 PC OV

  上傳時間： 2013-11-23

  上傳用戶：songyue1991

• 以C語言利用PIC12C508A讀寫MII Phy的寄存器免費下載

  資源簡介：以C語言利用PIC12C508A讀寫MII Phy的寄存器

  標簽： C508 508A 12C 508

  上傳時間： 2013-12-11

  上傳用戶：wcl168881111111

• C8051FXXX讀S-3530A實時數據寄存器子程序免費下載

  資源簡介：C8051FXXX讀S-3530A實時數據寄存器子程序

  標簽： C8051 8051 3530 FXXX

  上傳時間： 2013-12-17

  上傳用戶：黑漆漆

• 此設計采用verilog HDL硬件語言設計,在掌宇開發板上實現. 將整個電路分為兩個子模塊免費下載

  資源簡介：此設計采用verilog HDL硬件語言設計,在掌宇開發板上實現. 將整個電路分為兩個子模塊，一個提供同步信號（H_SYNC和V_SYNC）及像素位置信息；另一個接收像素位置信息，并輸出顏色信號。這樣便于進行圖形修改，同時也容易實現

  標簽： verilog HDL 硬件語言設計 開發板

  上傳時間： 2015-04-11

  上傳用戶：myworkpost

• 采用verilog HDL設計,在掌宇智能開發板上得到實現 根據搶答器的原理免費下載

  資源簡介：采用verilog HDL設計,在掌宇智能開發板上得到實現 根據搶答器的原理，整個電路可劃分為三部分：采樣電路、門控電路和譯碼電路

  標簽： verilog HDL 開發板 搶答器

  上傳時間： 2013-12-21

  上傳用戶：zgu489

• AT24C02串行E2PROM的讀寫 24C02中帶有片內地址寄存器。每寫入或讀出一個數據字節后免費下載

  資源簡介：AT24C02串行E2PROM的讀寫 24C02中帶有片內地址寄存器。每寫入或讀出一個數據字節后，該地址寄存器自動加1，以實現對下一個存儲單元的讀寫。所有字節均以單一操作方式讀取。為降低總的寫入時間，一次操作可寫入多達8個字節的數據。

  標簽： E2PROM 24C02 24C C02

  上傳時間： 2015-04-27

  上傳用戶：lht618

• 用一位全加器組成四位全加器. 所用語言是verilog HDL. 主要用在加法器的設計中。免費下載

  資源簡介：用一位全加器組成四位全加器. 所用語言是verilog HDL. 主要用在加法器的設計中。

  標簽： verilog HDL 全加器 語言

  上傳時間： 2015-05-02

  上傳用戶：zukfu

• 推薦下載,verilog處理器設計實例.體現了結構描述和寄存器傳輸描述的應用免費下載

  資源簡介：推薦下載,verilog處理器設計實例.體現了結構描述和寄存器傳輸描述的應用

  標簽： verilog 處理器 傳輸

  上傳時間： 2015-05-14

  上傳用戶：yuzsu

• 單片機讀寫MII寄存器驅動免費下載

  資源簡介：單片機讀寫MII寄存器驅動，包括初始化，單字符的讀寫，定長度字符的讀寫。

  標簽： MII 單片機 讀寫 寄存器

  上傳時間： 2014-08-03

  上傳用戶：frank1234

• 基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現 verilog HDL的免費下載

  資源簡介：基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現 verilog HDL的

  標簽： verilog FPGA HDL 接口

  上傳時間： 2014-08-12

  上傳用戶：ayfeixiao

• 使用FPGA控制蜂鳴器的程序,用verilog HDL設計,可以是蜂鳴器發出各種不同的聲音免費下載

  資源簡介：使用FPGA控制蜂鳴器的程序,用verilog HDL設計,可以是蜂鳴器發出各種不同的聲音

  標簽： verilog FPGA HDL 蜂鳴器

  上傳時間： 2013-12-21

  上傳用戶：wendy15