亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高速AD轉(zhuǎn)換器

  • 全并行Viterbi譯碼器的FPGA實現

      本文對于全并行Viterbi譯碼器的設計及其FPGA實現方案進行了研究,并最終將用FPGA實現的譯碼器嵌入到某數字通信系統之中。  首先介紹了卷積碼及Viterbi譯碼算法的基本原理,并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現的一些經典算法,對這些算法的硬件結構設計進行優化并利用FPGA實現,而后在QuartusⅡ平臺上對各模塊的實現進行仿真以及在Matlab平臺上對結果進行驗證。最后給出Viterbi譯碼模塊應用在實際系統上的誤碼率測試性能結果。  測試結果表明,系統的誤碼率達到了工程標準的要求,從而驗證了譯碼器設計的可靠性,同時所設計的基于FPGA實現的全并行Viterbi譯碼器適用于高速數據傳輸的應用場合。

    標簽: Viterbi FPGA 并行 譯碼器

    上傳時間: 2013-07-30

    上傳用戶:13913148949

  • 傳輸流復用器的FPGA建模與實現

    數字電視近年來飛速發展,它最終取代模擬電視是一個必然趨勢。可編程邏輯技術以及EDA技術的升溫也帶來了電子系統設計的巨大變革。本論文將迅速發展的FPGA技術應用于數字電視系統中,研究探討了數字電視前端系統中的關鍵設備——傳輸流復用器的FPGA建模和實現,以及相關的關鍵技術。本論文首先介紹了數字電視的發展現狀和前景,概述了數字電視前端系統的組成結構與關鍵技術,以及可編程邏輯技術的發展和優勢。然后介紹了數字電視系統中的重要標準MPEG-2以及傳輸流復用器的原理和系統結構,并且從理論上闡述了復用器設計的關鍵技術:PSI重組和PCR調整。接著詳細說明了如何運用創新思路,采用獨特的硬件架構在一片FPGA上實現整個復用器的軟件和硬件系統的方案,并且舉例說明了復用器硬件邏輯設計中所運用的幾個FPGA設計技巧。最后對本文進行總結,并提出了數字電視系統中復用器設備未來發展的設想。本文中介紹的基于SOPC的硬件復用器設計方案,將系統的軟件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上,并且將FPGA設計技巧運用于復用器的硬件邏輯設計中。整個設計方案不但簡化了系統設計,而且實現了穩定,高速,低成本,可擴展性強的復用器系統。

    標簽: FPGA 傳輸流 復用器 建模

    上傳時間: 2013-06-02

    上傳用戶:gtzj

  • 基于FPGA的數字化調頻DDS系統設計

    頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前,常用的頻率合成技術有直接式頻率合成,鎖相頻率合成和直接數字頻率合成(DDS)。本次設計是利用FPGA完成一個DDS系統并利用該系統實現模擬信號的數字化調頻。 DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表,然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括:相位累加器,可在時鐘的控制下完成相位的累加;相位碼—幅度碼轉換電路,一般由ROM實現;DA轉換電路,將數字形式的幅度碼轉換成模擬信號。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號,也可以通過改變相位字改變信號的相位,因此也廣泛用于數字調頻和調相。本次數字化調頻的基本思想是利用AD轉換電路將模擬信號轉換成數字信號,同時用該數字信號與一個固定的頻率字累加,形成一個受模擬信號幅度控制的頻率字,從而獲得一個頻率受模擬信號的幅度控制的正弦波,即實現了調頻。該DDS數字化調頻方案的硬件系統是以FPGA為核心實現的。使用Altera公司的ACEX1K系列FPGA,整個系統由VHDL語言編程,開發軟件為MAX+PLUSⅡ。經過實際測試,該系統在頻率較低時與理論值完全符合,但在高頻時,受器件速度的限制,波形有較大的失真。

    標簽: FPGA DDS 數字化 調頻

    上傳時間: 2013-06-14

    上傳用戶:ljt101007

  • 基于FPGA實現高速專用數字下變頻器

    本論文首先描述了數字下變頻基本理論和結構,對完成各級數字信號處理所涉及到的CORDIC、CIC、HB、DA、重采樣等關鍵算法做了適當介紹;然后根據這些算法提出了基于FPGA實現的結構并進一步給出了性能分析;并且從數字下變頻的系統層次上考慮了各模塊彼此間的性能制約,從而選擇合理配置、優化系統結構以獲得模塊間的性能均衡和系統性能的最優化;最后給出了FPGA實現的數字下變頻器在測試中產生的波形和頻譜,作了測試結果分析.

    標簽: FPGA 數字下變頻

    上傳時間: 2013-05-25

    上傳用戶:01010101

  • 基于ARMDSP架構的太陽能光伏智能并網逆變器

    隨著世界能源危機的到來,太陽能光伏發電在能源結構中正在發揮著越來越大的作用。而太陽能光伏發電系統的核心部件并網逆變器的性能還需要進一步提高。為了迎合市場上對高品質、高性能、智能化并網逆變器的需求,我們將ARM+DSP架構作為并網逆變器的控制系統。本系統集成了ARM和DSP的各自的強大功能,使并網逆變器的性能和智能化水平得到了顯著提高。本論文是基于山東大學魯能實習基地“光伏并網逆變器項目”,目前已經試制出樣機。本人主要負責并網逆變器控制系統的軟硬件設計工作。本文主要研究內容有: 1.本并網逆變器采用了內高頻環逆變技術。文中詳細分析了這種逆變器的優缺點,進行了充分的系統分析和論證。 2.采用MATLAB/Simulink軟件對并網逆變器的控制算法進行仿真,包括前級DC-DC變換的控制算法以及后級DC-AC逆變的控制算法。通過仿真驗證了所設計算法的可行性,對DSP程序開發提供了很好的指導意義。 3.本文將ARM+DSP架構作為逆變器的控制系統,并設計了相應的硬件控制系統。DSP控制板硬件系統包括AD數據采集、硬件電流保護、電源、eCAN總線,SPI總線等硬件電路。ARM板硬件系統包括SPI總線、RS232總線、RS480總線、以太網總線、LCD顯示、實時時鐘、鍵盤等硬件電路。 4.本文設計和實現了兩種最大功率點跟蹤控制算法:功率擾動觀察法或增量電導法;孤島檢測方法采用被動式和主動式兩種檢測方式,被動式所采用的方法是將過/欠電壓和電壓相位突變檢測相結合的方式,主動式采用正反饋頻率偏移法;為了實現并網逆變器的輸出電流與電網電壓同頻同相,使用了軟件鎖相環控制技術。本文分別給出了以上各種算法的控制程序流程圖。 5.本文也給出了AD數據采集、eCAN總線、RS232、RS485、以太網、PWM輸出等程序流程圖,以及DSP和ARM之間的SPI總線通信程序流程圖。并且分別給出了ARM管理機控制系統主程序流程圖和DSP控制機控制系統主程序流程圖。 6.最后對并網逆變器樣機進行實驗結果分析。結果顯示:該樣機基本上實現了本文提出的設計方案所應完成的各項功能,樣機的性能比較理想。

    標簽: ARMDSP 架構 太陽能光伏 并網逆變器

    上傳時間: 2013-07-10

    上傳用戶:sz_hjbf

  • 基于ARMCPLD的高速運動控制器的開發和應用

    目前運動控制主要有兩種實現方式,一是使用PLC加運動控制模塊來實現:二是使用PC加運動控制卡來實現。兩者各有優缺點,但兩者有以下共同的缺點:一是由于它們兒乎都是采用通用微控制器(MCU和DSP)來實現電機控制,由于受CPU速度的限制,以及CPU的多個進程同時處理,故無法在控制精度和控制速度比較高的場合中應用。二是它們的設計只是把運動控制部件當作系統的一個部分,如果要完成一個機械設備的完整控制,還需要輔助有其他的數字量/模擬量控制設備。這樣在提高了系統成本的同時,也降低了系統的可靠性。 論文設計了一種基于ARM+CPLD的高速運動控制器,該控制器采用高速的CPLD處理器來完成電機的閉環控制,輔助以NXP的32位ARM7TDMI處理器LPC231X來實現復雜的運動規劃,使得運動控制精度更高、速度更快、運動更加平穩;同時為系統擴展了常規運動控制卡不具備的通用I/O接口,除開4軸運動控制所需要的8點高速脈沖輸入和8點高速脈沖輸出外,系統具有24點數字量輸入(可選共陰或共陽),25點繼電器輸出,僅一臺這樣的專用設備就可以完成4軸運動控制和設備上其它開關量控制。 系統采用可移植的軟、硬件設計。硬件上以運動控制部件為核心,可以方便的在ARM處理器預留的資源上擴展出數字輸入,數字輸出,AD輸入,DA輸出等常用功能模塊。系統軟件構架如下:在最上層,系統采用μC/OS-Ⅱ操作系統來完成系統任務調度;在底層,將底層設備的操作打包編寫成底層驅動的形式,可直接供用戶程序調用;在中間層,可根據不同的用戶要求編寫用戶程序,再將其傳遞給μC/OS-Ⅱ來調度該用戶程序。 將該運動控制器應用于工業應用中的套標機,在對套標機進行運動分解之后,結合套標機的電氣特性,很好的實現了運動控制器在套標機上的二次開發,滿足了套標機在現場中的應用。

    標簽: ARMCPLD 運動控制器

    上傳時間: 2013-04-24

    上傳用戶:牛津鞋

  • ARM環境下的通訊協議轉換器的研究與開發

    本文介紹了通訊協議轉換器研究的背景意義和目前國內外發展的現狀,并詳細敘述了所選方案的設計過程。本協議轉換器的豐控制芯片采用了基于ARM7內核的32位微控制芯片LPC2212,提供了高速穩定的硬件平臺。操作系統采用實時嵌入式操作系統μC/OS-Ⅱ,工作穩定,實時性強,移植方便。 本文的豐要內容如下:整體的設計思路,結構組成;系統硬件的設計,豐要包括網絡接口電路,USB接口電路,以及串口擴展電路;TCP/IP協議,豐要包括TCP協議,IP協議,ARP協議等;USB協議,豐要包括USB設備構架,USB數據流模型;串口數據轉以太網數據和 USB 數據以及太網數據和 USB 數據轉串口數據;嵌入式實時操作系統μC/OS-Ⅱ,豐要包括信號量,消息郵箱,消息隊列等;操作系統的移植,豐要包括與處理器相關的文件的改寫。整個系統的硬件和底層軟件部分已經完成,經串口調試軟件、USB總線監測軟件以及以太網數據監測軟件進行實際的收發數據實驗,驗證了方案的合理性。 在USB和以太網驅動程序的編寫中,查閱了大量的相關資料。對于USB協議,重點分析了USB協議的架構和數據流模型。對于TCP/IP協議,仔細分析了其封裝和分用,分析了TCP協議、IP協議、ARP協議的原理及程序的實現。對于操作系統的移植,給出了具體的實現步驟,并給出了豐要的代碼。

    標簽: ARM 環境 通訊協議 轉換器

    上傳時間: 2013-06-10

    上傳用戶:f1364628965

  • 光電隔離器6N137應用

    高速光電隔離器6N137應用,高頻PWM輸出隔離器件

    標簽: 6N137 光電隔離器

    上傳時間: 2013-04-24

    上傳用戶:907070592

  • FPGA用于160Gbs高速光纖通信系統中PMD補償的研究

    偏振模色散(PMD)是限制光通信系統向高速率和大容量擴展的主要障礙,尤其是160Gb/s光傳輸系統中,由PMD引起的脈沖畸變現象更加嚴重。為了克服PMD帶來的危害,國內外已經開始了對PMD補償的研究。但是目前的補償系統復雜、成本高且補償效果不理想,因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法,可以實現低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統,通過觀察其工作前后的脈沖波形,發現擾偏器的應用改善了系統的性能。隨著系統速率的提高,對擾偏器速率的要求也隨之提高,目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統要求。通過對偏振擾偏器原理的分析,決定采用高速控制電路驅動偏振控制器的方法來實現高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器,其響應時間小于100ns,是目前偏振控制器能夠達到的最高速率,但是將其用于160Gb/s高速光通信系統擾偏時,這個速率仍然偏低,因此,提出采用多段鈮酸鋰晶體并行擾偏的方法,彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較,選擇DSP+FPGA作為控制端,DSP芯片用于產生隨機數據,FPGA芯片具有豐富的I/O引腳,工作頻率高,可以實現大量數據的快速并行輸出。這樣的方案可以充分發揮DSP和FPGA各自的優勢。另外對數模轉換芯片也要求響應速度快,本論文以FPGA為核心,完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環境中進行FPGA的開發,使用VHDL語言和原理圖輸入法進行電路設計。 本文設計的偏振擾偏器在高速控制電路的驅動下,可以實現大量的數據處理,采用多段鈮酸鋰晶體并行工作的方法,可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率,適合應用于160Gb/s光通信系統中進行PMD補償。

    標簽: FPGA 160 Gbs PMD

    上傳時間: 2013-04-24

    上傳用戶:suxuan110425

  • 高速并行信號處理板數據接口與控制的FPGA設計

    隨著信息社會的發展,人們要處理的各種信息總量變得越來越大,尤其在處理大數據量與實時處理數據方面,對處理設備的要求是非常高的。為滿足這些要求,實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數據速度快,效率高,并且不斷的完善與發展。此類板卡要求與外部設備通訊,同時也要進行內部的數據交換,于是板卡的接口設備調試與內部數據交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內部數據通道的設計。 本文首先介紹了通用信號處理板的應用開發背景,包括此類板卡使用的處理芯片、板上設備、發展概況以及和外部相連的各種總線概況,同時說明了本人所作的主要工作。 其次,介紹了PCI接口的有關規范,給出了通用信號處理板與CPCI的J1口的設計時序;介紹了DDR存儲器的概況、電平標準以及功能寄存器,并給出了與DDR.存儲器接口的設計時序;介紹了片上主要數據處理器件TS-202的有關概況,設計了板卡與DSP的接口時序。 再次,介紹了Altera公司FPGA的程序設計流程,并使用VHDL語言編程完成各個模塊之間的數據傳遞,并重點介紹了DDR控制核的編寫。 再次,介紹了WDM驅動程序的結構,程序設計方法等。 最后,通過從工控機向通用信號處理板寫連續遞增的數據驗證了整個系統已經正常工作。實現了信號處理板內部數據通道設計以及與外部接口的通訊;并且還提到了對此設計以后地完善與發展。 本文所作的工作如下: 1、設計完成了處理板各接口時序,使處理板可以從接口接受/發送數據。 2、完成了FPGA內部的數據通道的設計,使數據可以從CPCI準確的傳送到DSP進行處理,并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅動程序的編寫。

    標簽: FPGA 高速并行 信號處理板 數據接口

    上傳時間: 2013-06-30

    上傳用戶:唐僧他不信佛

主站蜘蛛池模板: 祁阳县| 朔州市| 石台县| 普宁市| 徐州市| 汾阳市| 裕民县| 左贡县| 盈江县| 祁门县| 文山县| 静乐县| 金寨县| 尚义县| 青冈县| 乌鲁木齐县| 永登县| 金溪县| 翁牛特旗| 全州县| 顺昌县| 福贡县| 台东市| 荆州市| 金溪县| 威宁| 阳城县| 武威市| 七台河市| 讷河市| 新泰市| 海宁市| 金阳县| 门头沟区| 雷山县| 香河县| 道真| 永康市| 芦山县| 衡东县| 呼和浩特市|