亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高速AD轉(zhuǎn)(zhuǎn)換器

  • 高速實(shí)時信號處理系統(tǒng)的FPGA軟件設(shè)計(jì)與實(shí)現(xiàn).rar

    隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號處理能力不斷提高,基于軟件無線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無線電的基本思想是以一個通用、標(biāo)準(zhǔn)、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺,把盡可能多的無線及個人通信和信號處理的功能用軟件來實(shí)現(xiàn),從而將無線通信新系統(tǒng)、新產(chǎn)品的開發(fā)逐步轉(zhuǎn)移到軟件上來。另一方面,現(xiàn)代信號處理系統(tǒng)對數(shù)據(jù)的處理速度、處理精度和動態(tài)范圍的要求也越來越高,需要每秒完成幾千萬到幾百億次運(yùn)算。因此研制具備高速實(shí)時信號處理能力的通用硬件平臺越來越受到業(yè)界的重視。 @@ 目前的高速實(shí)時信號處理系統(tǒng)一般均采用DSP+FPGA的架構(gòu),其中DSP主要負(fù)責(zé)完成系統(tǒng)通信和基帶信號處理算法,而FPGA主要完成信號預(yù)處理等前端算法,并提供系統(tǒng)常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實(shí)時信號處理系統(tǒng)的FPGA軟件設(shè)計(jì)。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實(shí)時信號處理系統(tǒng)的架構(gòu)。綜合考慮各方面因素,作者選擇使用兩片ADSP-TS201浮點(diǎn)DSP以混合耦合模型構(gòu)成系統(tǒng)信號處理核心;以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統(tǒng)所需的各種接口,包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設(shè)接口。此外,作者還選擇了ADSP-BF533定點(diǎn)DSP加入系統(tǒng)當(dāng)中以擴(kuò)展系統(tǒng)音視頻信號處理能力,體現(xiàn)系統(tǒng)的通用性。 @@ 基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)正逐漸成為現(xiàn)代FPGA應(yīng)用的一個熱點(diǎn)。結(jié)合課題需要,作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內(nèi)設(shè)計(jì)了一個嵌入式系統(tǒng),完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制,并利用片內(nèi)集成的三態(tài)以太網(wǎng)MAC硬核模塊,實(shí)現(xiàn)了系統(tǒng)與上位PC機(jī)之間的以太網(wǎng)通信鏈路。此外,為擴(kuò)展系統(tǒng)功能,適應(yīng)未來可能的軟件升級,進(jìn)一步提高系統(tǒng)的通用性,還將嵌入式實(shí)時操作系統(tǒng)μC/OS-II移植到MicroBlaze處理器上。 @@ 最后,作者介紹了基于Xilinx RocketIO GTP收發(fā)器的高速串行傳輸設(shè)計(jì)的關(guān)鍵技術(shù)和基本的設(shè)計(jì)方法,充分體現(xiàn)了目前高速實(shí)時信號處理系統(tǒng)的發(fā)展要求和趨勢。 @@關(guān)鍵詞:高速實(shí)時信號處理;FPGA;Virtex-5;嵌入式系統(tǒng);MicroBlaze

    標(biāo)簽: FPGA 實(shí)時信號 處理系統(tǒng)

    上傳時間: 2013-05-17

    上傳用戶:wangchong

  • 基于FPGA的高速串行接口模塊仿真設(shè)計(jì).rar

    現(xiàn)代社會信息量爆炸式增長,由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展,用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移,以及PCB布線的困難,使得傳輸速率的進(jìn)一步提升面臨設(shè)計(jì)的極限;而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡單等優(yōu)勢,正迅速取代傳統(tǒng)的并行技術(shù),成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究,并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進(jìn)行仿真設(shè)計(jì)。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號處理機(jī)為設(shè)計(jì)平臺,在其中的一塊信號處理板上,進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計(jì)和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計(jì)。首先在FPGA的軟件中進(jìn)行程序設(shè)計(jì)和功能、時序的仿真,當(dāng)仿真驗(yàn)證通過之后,重點(diǎn)是在硬件平臺上進(jìn)行調(diào)試。硬件調(diào)試驗(yàn)證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接,進(jìn)行數(shù)據(jù)的互相傳送,接收和發(fā)送的數(shù)據(jù)相同,證明了高速鏈路口設(shè)計(jì)的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計(jì),經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同,證明了Rocket I/O高速串行接口設(shè)計(jì)的正確性。

    標(biāo)簽: FPGA 高速串行 接口模塊

    上傳時間: 2013-04-24

    上傳用戶:戀天使569

  • 基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)設(shè)計(jì).rar

    高速大容量數(shù)據(jù)采集存儲技術(shù)在通信、航天、氣象、雷達(dá)等多個領(lǐng)域中擁有著廣泛應(yīng)用。各領(lǐng)域科技與信息技術(shù)不斷發(fā)展,對數(shù)據(jù)的采集和傳輸速率要求越來越高,對數(shù)據(jù)存儲的速度和容量要求也越來越高。高速數(shù)據(jù)存儲主要包括存儲介質(zhì)選取、存儲器控制、數(shù)據(jù)存儲和總線應(yīng)用等,如何實(shí)時、高速、連續(xù)大量地采集存儲數(shù)據(jù)是一個關(guān)鍵性問題。 本文設(shè)計(jì)了一種基于FPGA控制的高速數(shù)據(jù)采集存儲系統(tǒng)。該系統(tǒng)選用符合ATA-6規(guī)范的IDE硬盤作為數(shù)據(jù)存儲介質(zhì),采用RAID0配置的磁盤陣列形式,并配合板載的128MB內(nèi)存實(shí)現(xiàn)對數(shù)據(jù)的高速大容量穩(wěn)定存儲。 該磁盤陣列同時管理五個IDE硬盤,平均數(shù)據(jù)流達(dá)到250MB/s,峰值傳輸速率達(dá)到500MB/s,也可以擴(kuò)展更多硬盤構(gòu)成大容量的磁盤陣列。系統(tǒng)采用PCI-9054橋芯片與計(jì)算機(jī)連接,可同時存儲四路AD數(shù)據(jù),可以通過人機(jī)交互界面實(shí)時監(jiān)控?cái)?shù)據(jù)采集情況,在計(jì)算機(jī)上實(shí)現(xiàn)整個磁盤陣列的實(shí)時控制。

    標(biāo)簽: FPGA 高速數(shù)據(jù) 采集

    上傳時間: 2013-06-14

    上傳用戶:2404

  • 基于FPGA的絕對式光電編碼器通信接口研究.rar

    高速、高精度已經(jīng)成為伺服驅(qū)動系統(tǒng)的發(fā)展趨勢,而位置檢測環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動系統(tǒng)中常用的檢測裝置,根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析,通過對比它們的特性,得出了絕對式光電編碼器更適合高速、高精度伺服驅(qū)動系統(tǒng)的結(jié)論。 絕對式光電編碼器精度高、位數(shù)多的特點(diǎn)決定其通信方式只能采取串行傳輸方式,且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對編碼器主要生產(chǎn)廠商日本多摩川公司的絕對式光電編碼器,深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發(fā)語言硬件描述語言Verilog HDL,并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上,采用自頂向下的設(shè)計(jì)方法,將整個接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個模塊,各個模塊采用Verilog語言進(jìn)行描述設(shè)計(jì)編碼器接口電路。最終的設(shè)計(jì)在相關(guān)硬件電路上實(shí)現(xiàn)。最后,通過在TMS320F2812伺服控制平臺上編寫的硬件驅(qū)動程序驗(yàn)證了整個設(shè)計(jì)的各項(xiàng)功能,達(dá)到了設(shè)計(jì)的要求。

    標(biāo)簽: FPGA 光電編碼器 通信接口

    上傳時間: 2013-07-11

    上傳用戶:snowkiss2014

  • 應(yīng)用FPGA的高速數(shù)據(jù)采集的設(shè)計(jì)與實(shí)現(xiàn).rar

    隨著計(jì)算機(jī)技術(shù)的突飛猛進(jìn)以及移動通訊技術(shù)在日常生活中的不斷深入,數(shù)據(jù)采集不斷地向多路、高速、智能化的方向發(fā)展。本文針對此需求,實(shí)現(xiàn)了一種應(yīng)用FPGA的多路、高速的數(shù)據(jù)采集系統(tǒng),從而為測量儀器提供良好的采集數(shù)據(jù)。 本文設(shè)計(jì)了一種基于AD+FPGA+DSP的多路數(shù)據(jù)采集處理系統(tǒng),針對此系統(tǒng)設(shè)計(jì)了基于AD9446的模數(shù)轉(zhuǎn)換采集板,再將模數(shù)轉(zhuǎn)換采集板的數(shù)據(jù)傳送至基于FPGA的采集控制模塊進(jìn)行數(shù)據(jù)的壓縮以及緩沖存儲,最后由DSP調(diào)入數(shù)據(jù)進(jìn)行數(shù)據(jù)的處理。本文的設(shè)計(jì)主要分為兩部分,一部分為模數(shù)轉(zhuǎn)換采集板的設(shè)計(jì)與調(diào)試,另一部分為采集控制模塊的設(shè)計(jì)與仿真。 經(jīng)設(shè)計(jì)與調(diào)試,模數(shù)轉(zhuǎn)換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù),能穩(wěn)定工作在百兆的頻率下;采集控制模塊能實(shí)時地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖,并能通過時鐘管理模塊來控制前端AD的采樣,該模塊也能穩(wěn)定工作在百兆的頻率下。該系統(tǒng)為多路、高速的數(shù)據(jù)采集系統(tǒng),并能穩(wěn)定工作,從而能滿足電子測量儀器的要求。關(guān)鍵詞:數(shù)據(jù)采集;FPGA;AD9446

    標(biāo)簽: FPGA 高速數(shù)據(jù) 采集

    上傳時間: 2013-06-04

    上傳用戶:zzy7826

  • 基于軟件無線電的16QAM調(diào)制解調(diào)器設(shè)計(jì)與FPGA實(shí)現(xiàn).rar

    本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合,在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論,帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析;深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實(shí)現(xiàn)結(jié)構(gòu);對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究;16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計(jì)采用自項(xiàng)向下設(shè)計(jì)思想;采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實(shí)現(xiàn)代碼輸入;對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實(shí)測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進(jìn)行系統(tǒng)級仿真,并對實(shí)現(xiàn)的各模塊的可行性仿真驗(yàn)證,在此基礎(chǔ)上,完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊;解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波,升余弦滾降濾波,以及16QAM解碼等模塊,實(shí)現(xiàn)了16QAM調(diào)制器;給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實(shí)現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強(qiáng)型數(shù)字鎖相環(huán)EPLL的實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了研究和性能分析。

    標(biāo)簽: FPGA QAM 16

    上傳時間: 2013-07-10

    上傳用戶:kennyplds

  • 基于FPGA的OFDM調(diào)制解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn).rar

    正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù),具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn),適合無線通信的高速化、寬帶化及移動化的需求,將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析,指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢;然后針對OFDM中的信道估計(jì)技術(shù),深入分析了基于FFT級聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論,在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法,并利用Matlab做了相應(yīng)的仿真比較,驗(yàn)證了它們的有效性。 而后,在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上,對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真,并給出了數(shù)據(jù)曲線,通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求,設(shè)定了合理的參數(shù);然后從調(diào)制器和解調(diào)器的具體組成模塊入手,對串/并轉(zhuǎn)換,QPSK映射,過采樣處理,插入導(dǎo)頻,添加循環(huán)前綴,IFFT/FFT,幀同步檢測等各個模塊進(jìn)行硬件設(shè)計(jì),詳細(xì)介紹了各個模塊的設(shè)計(jì)和實(shí)現(xiàn)過程,并給出了相應(yīng)的仿真波形和參數(shù)說明。其中,針對定點(diǎn)運(yùn)算的局限性,為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式,參與傅立葉反變換和傅立葉變換的運(yùn)算,在系統(tǒng)參數(shù)允許的范圍內(nèi),充分利用了有限資源,提高了系統(tǒng)運(yùn)算精度;然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn),針對原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時間過多,資源占用較大的問題,提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案,使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn),結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù),對整個OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析,證明了設(shè)計(jì)的可行性。 綜上所述,本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。

    標(biāo)簽: FPGA OFDM 調(diào)制解調(diào)器

    上傳時間: 2013-07-25

    上傳用戶:14786697487

  • 基于FPGA的高速采樣自適應(yīng)濾波系統(tǒng)的研究

    自適應(yīng)濾波器的硬件實(shí)現(xiàn)一直是自適應(yīng)信號處理領(lǐng)域研究的熱點(diǎn)。隨著電子技術(shù)的發(fā)展,數(shù)字系統(tǒng)功能越來越強(qiáng)大,對器件的響應(yīng)速度也提出更高的要求。 本文針對用通用DSP 芯片實(shí)現(xiàn)的自適應(yīng)濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實(shí)現(xiàn)的自適應(yīng)濾波器開發(fā)效率低的缺點(diǎn),提出了一種基于DSP Builder系統(tǒng)建模的設(shè)計(jì)方法。以隨機(jī)2FSK信號作為研究對象,首先在matlab上編寫了LMS去噪自適應(yīng)濾波器的點(diǎn)M文件,改變自適應(yīng)參數(shù),進(jìn)行了一系列的仿真,對算法迭代步長、濾波器的階數(shù)與收斂速度和濾波精度進(jìn)行了研究,得出了最佳自適應(yīng)參數(shù),即迭代步長μ=0.0057,濾波器階數(shù)m=8,為硬件實(shí)現(xiàn)提供了參考。 然后,利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應(yīng)濾波器的模型,結(jié)合多種EDA工具,在EPFlOKl00EQC208-1器件上設(shè)計(jì)出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應(yīng)濾波器,其速度是文獻(xiàn)[3]通過編寫底層VHDL代碼設(shè)計(jì)的8階自適應(yīng)濾波器數(shù)據(jù)處理速度7倍多,是文獻(xiàn)[50]采用DSP通用處理器TMS320C54X設(shè)計(jì)的8階自適應(yīng)濾波器處理速度25倍多,開發(fā)效率和器件性能都得到了大大地提高,這種全新的設(shè)計(jì)理念與設(shè)計(jì)方法是EDA技術(shù)的前沿與發(fā)展方向。 最后,采用異步FIFO技術(shù),設(shè)計(jì)了高速采樣自適應(yīng)濾波系統(tǒng),完成了對雙通道AD器件AD9238與自適應(yīng)濾波器的高速匹配控制,在QuartusⅡ上進(jìn)行了仿真,給出了系統(tǒng)硬件實(shí)現(xiàn)的原理框圖,并將采樣濾波控制器與異步FIF0集成到同一芯片上,既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。

    標(biāo)簽: FPGA 高速采樣 自適應(yīng)濾波

    上傳時間: 2013-06-01

    上傳用戶:ynwbosss

  • 基于FPGA的甚短距離高速并行光傳輸系統(tǒng)研究

    甚短距離傳輸(VSR)是一種用于短距離(約300 m~600m)內(nèi)進(jìn)行數(shù)據(jù)傳輸?shù)墓鈧鬏敿夹g(shù).它主要應(yīng)用于網(wǎng)絡(luò)中的交換機(jī)、核心路由器(CR)、光交叉連接設(shè)備(OXC)、分插復(fù)用器(ADM)和波分復(fù)用(WDM)終端等不同層次設(shè)備之間的互連,具有構(gòu)建方便、性能穩(wěn)定和成本低等優(yōu)點(diǎn),是光通信技術(shù)發(fā)展的一個全新領(lǐng)域,逐漸成為國際通用的標(biāo)準(zhǔn)技術(shù),成為全光網(wǎng)的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統(tǒng),完成了VSR技術(shù)的核心部分--轉(zhuǎn)換器子系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),使用現(xiàn)場可編程陣列FPGA(Field Programmable GateArray)來完成轉(zhuǎn)換器電路的設(shè)計(jì)和功能實(shí)現(xiàn).深入研究現(xiàn)有VSR4-1.0和VSR4-3.0兩種并行傳輸標(biāo)準(zhǔn),在其技術(shù)原理的基礎(chǔ)上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統(tǒng)總吞吐量大的優(yōu)勢,為將來向更高速率升級提供了依據(jù).根據(jù)萬兆以太網(wǎng)的技術(shù)特點(diǎn)和傳輸要求,提出并設(shè)計(jì)了用VSR技術(shù)實(shí)現(xiàn)局域和廣域萬兆以太網(wǎng)在較短距離上的高速互連的系統(tǒng)方案,成功地將VSR技術(shù)移植到萬兆以太網(wǎng)上,實(shí)現(xiàn)低成本、構(gòu)建方便和性能穩(wěn)定的高速短距離傳輸. 本文所有的設(shè)計(jì)均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實(shí)現(xiàn),采用Altera的Quartus Ⅱ開發(fā)工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉(zhuǎn)換器集成電路和萬兆以太網(wǎng)的SERDES的設(shè)計(jì)和仿真,并給出了各模塊的電路結(jié)構(gòu)和仿真結(jié)果.仿真的結(jié)果表明,所有的設(shè)計(jì)均能正確的實(shí)現(xiàn)各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統(tǒng)的要求.

    標(biāo)簽: FPGA 短距離 光傳輸 高速并行

    上傳時間: 2013-07-14

    上傳用戶:han0097

  • RS(255,223)譯碼器的FPGA實(shí)現(xiàn)及其性能測試

      本課題首先研究了常規(guī)的RS譯碼器的算法,確定在關(guān)鍵方程的計(jì)算中采用一種新改進(jìn)的BM算法,然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進(jìn)行除法計(jì)算的有限域除法器,通過這些優(yōu)化方法提高了RS譯碼器的速度,減少了譯碼延時和硬件資源使用,最后利用VHDL硬件描述語言在FPGA上實(shí)現(xiàn)了流水線處理的RS(255,223)譯碼器。   本課題實(shí)現(xiàn)的RS(255,223)硬件譯碼器的性能在國內(nèi)具有領(lǐng)先水平,對我國以后航天項(xiàng)目高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)有著很大的意義。 

    標(biāo)簽: FPGA 255 223 譯碼器

    上傳時間: 2013-06-29

    上傳用戶:gokk

主站蜘蛛池模板: 凌源市| 准格尔旗| 浦城县| 林周县| 牡丹江市| 准格尔旗| 库伦旗| 呼玛县| 信丰县| 宜兰县| 兴仁县| 翼城县| 千阳县| 美姑县| 新兴县| 独山县| 遂川县| 吉林省| 彰化市| 辽宁省| 金堂县| 阳谷县| 财经| 怀柔区| 西城区| 乐至县| 都江堰市| 饶平县| 常德市| 栾城县| 定边县| 广安市| 美姑县| 牡丹江市| 奉节县| 桓台县| 永济市| 锦州市| 澜沧| 庆安县| 卓尼县|