processing製作之動(dòng)態(tài)互動(dòng)圖像,圖像隨滑鼠移動(dòng)產(chǎn)生形變
標(biāo)簽： processing 滑鼠
上傳時(shí)間： 2014-12-07
上傳用戶：CHINA526
利用T2FNN進(jìn)行MEC建模,針對(duì)IC散射現(xiàn)象進(jìn)行量測與模擬比較
上傳時(shí)間： 2014-01-10
上傳用戶：fandeshun
計(jì)時(shí)器模式1模擬秒變化 7段顥示器 8051程式
上傳時(shí)間： 2017-04-20
上傳用戶：gundan
利用89s51去寫結(jié)構(gòu)化keil-C 4x4鍵盤掃描+LCD螢?zāi)伙@示 HW01:四則運(yùn)算+時(shí)鍾顯示 HW02:頻率偵測器 ps.鍵盤掃描不是利用延遲作彈跳(推薦)
上傳時(shí)間： 2014-11-22
上傳用戶：zycidjl
透過微處裡器4520將可變電阻的值透過ADC功能轉(zhuǎn)換結(jié)果秀在LCD上
上傳時(shí)間： 2014-01-17
上傳用戶：15736969615
Wince Mouse User Mode Driver :Wince下開啟Uart port,照著封包格式,可模擬滑鼠移動(dòng)
標(biāo)簽： Wince Driver Mouse Mode
上傳時(shí)間： 2017-08-17
上傳用戶：cx111111
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
OPEN-JTAG ARM JTAG 測試原理 1 前言 本篇報(bào)告主要介紹ARM JTAG測試的基本原理。基本的內(nèi)容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎(chǔ)上，結(jié)合ARM7TDMI詳細(xì)介紹了的JTAG測試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測試標(biāo)準(zhǔn)開始，JTAG是JOINT TEST ACTION GROUP的簡稱。IEEE 1149.1標(biāo)準(zhǔn)最初是由JTAG這個(gè)組織提出，最終由IEEE批準(zhǔn)並且標(biāo)準(zhǔn)化，所以，IEEE 1149.1這個(gè)標(biāo)準(zhǔn)一般也俗稱JTAG測試標(biāo)準(zhǔn)。 接下來介紹TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架構(gòu)。
標(biāo)簽： JTAG BOUNDARY-SCAN OPEN-JTAG ARM
上傳時(shí)間： 2016-08-16
上傳用戶：sssl
Matlab 是套應(yīng)用於科學(xué)與工程領 域中數 值計(jì)算、分析與模擬的應(yīng)用軟體，結(jié)合了 數 值分析、矩陣運(yùn)算及繪圖等功能，功能強(qiáng)大、操作介面簡易 。在大學(xué)線性代數 及微積分課程中均可應(yīng)用 Matlab 來 輔助學(xué)習(xí)。
標(biāo)簽： Matlab 63924 63849 工程
上傳時(shí)間： 2013-12-23
上傳用戶：zuozuo1215
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
