寫給小白們的FPGA入門設(shè)計實驗： 1. 寫在前面的話 2 2. Lab 1 ： LCD1602 字符顯示設(shè)計 3 2.1. 摘要 2.2. 內(nèi)容 2.3. 程序 2.4. 結(jié)果（問題，解決，體會） 3. Lab 2 ： 4 位減法、加法器設(shè)計 3.1. 摘要 3.2. 內(nèi)容 3.3. 程序 3.4. 結(jié)果（問題，解決，體會） 4. Lab 3 ：三位二進(jìn)制乘法器設(shè)計 4.1. 摘要 4.2. 內(nèi)容 4.3. 程序 4.4. 結(jié)果（問題，解決，體會） 5. Lab 4 ：序列檢測器設(shè)計 6. Lab 5 ：變模計數(shù)器設(shè)計
上傳時間： 2013-11-05
上傳用戶：silenthink
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關(guān)心自己的電路實現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導(dǎo)致物料成本上升更為要命的是由于不了解器件結(jié)構(gòu)更不了解與器件結(jié)構(gòu)緊密相關(guān)的設(shè)計技巧過分依賴綜合等工具工具不行自己也就束手無策導(dǎo)致問題遲遲不能解決從而嚴(yán)重影響開發(fā)周期導(dǎo)致開發(fā)成本急劇上升 目前我們的設(shè)計規(guī)模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進(jìn)已經(jīng)步入深亞微米時代而在對待深亞微米的器件上我們的設(shè)計方法將不可避免地發(fā)生變化要更多地關(guān)注以前很少關(guān)注的線延時我相信ASIC設(shè)計以后也會如此此時如果我們不在設(shè)計方法設(shè)計技巧上有所提高是無法面對這些龐大的基于深亞微米技術(shù)的電路設(shè)計而且現(xiàn)在的競爭越來越激勵從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認(rèn)識開始從FPGA器件結(jié)構(gòu)出發(fā)以速度路徑延時大小和面積資源占用率為主題描述在FPGA設(shè)計過程中應(yīng)當(dāng)注意的問題和可以采用的設(shè)計技巧本文對讀者的技能基本要求是熟悉數(shù)字電路基本知識如加法器計數(shù)器RAM等熟悉基本的同步電路設(shè)計方法熟悉HDL語言對FPGA的結(jié)構(gòu)有所了解對FPGA設(shè)計流程比較了解
上傳時間： 2013-11-06
上傳用戶：asdfasdfd
寫給小白們的FPGA入門設(shè)計實驗： 1. 寫在前面的話 2 2. Lab 1 ： LCD1602 字符顯示設(shè)計 3 2.1. 摘要 2.2. 內(nèi)容 2.3. 程序 2.4. 結(jié)果（問題，解決，體會） 3. Lab 2 ： 4 位減法、加法器設(shè)計 3.1. 摘要 3.2. 內(nèi)容 3.3. 程序 3.4. 結(jié)果（問題，解決，體會） 4. Lab 3 ：三位二進(jìn)制乘法器設(shè)計 4.1. 摘要 4.2. 內(nèi)容 4.3. 程序 4.4. 結(jié)果（問題，解決，體會） 5. Lab 4 ：序列檢測器設(shè)計 6. Lab 5 ：變模計數(shù)器設(shè)計
上傳時間： 2013-11-07
上傳用戶：zzbbqq99n
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關(guān)心自己的電路實現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導(dǎo)致物料成本上升更為要命的是由于不了解器件結(jié)構(gòu)更不了解與器件結(jié)構(gòu)緊密相關(guān)的設(shè)計技巧過分依賴綜合等工具工具不行自己也就束手無策導(dǎo)致問題遲遲不能解決從而嚴(yán)重影響開發(fā)周期導(dǎo)致開發(fā)成本急劇上升 目前我們的設(shè)計規(guī)模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進(jìn)已經(jīng)步入深亞微米時代而在對待深亞微米的器件上我們的設(shè)計方法將不可避免地發(fā)生變化要更多地關(guān)注以前很少關(guān)注的線延時我相信ASIC設(shè)計以后也會如此此時如果我們不在設(shè)計方法設(shè)計技巧上有所提高是無法面對這些龐大的基于深亞微米技術(shù)的電路設(shè)計而且現(xiàn)在的競爭越來越激勵從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認(rèn)識開始從FPGA器件結(jié)構(gòu)出發(fā)以速度路徑延時大小和面積資源占用率為主題描述在FPGA設(shè)計過程中應(yīng)當(dāng)注意的問題和可以采用的設(shè)計技巧本文對讀者的技能基本要求是熟悉數(shù)字電路基本知識如加法器計數(shù)器RAM等熟悉基本的同步電路設(shè)計方法熟悉HDL語言對FPGA的結(jié)構(gòu)有所了解對FPGA設(shè)計流程比較了解
上傳時間： 2015-01-02
上傳用戶：refent
本書用大量的篇幅講述了與計算機原理相關(guān)的條種編碼方法，并通過數(shù)字邏輯電路(包括邏輯與開關(guān)，邏輯門電路與觸發(fā)器，二進(jìn)制加法器等)以及存儲器、微處理器的形式、組織及發(fā)展闡述了編碼的實現(xiàn)。此外，本書還涉及到計算機系統(tǒng)、操作系統(tǒng)、編程語言等的產(chǎn)生及發(fā)展，甚至對計算機圖形化的相關(guān)技術(shù)也給了一個全面的描述。閱讀本書，相信您會從它圖文并茂的編排組織，通俗風(fēng)趣的語言文字、簡練豐富的背景知識中體會到作者超凡的智慧和深邃的學(xué)問。本書定會帶你去暢游計算機內(nèi)部世界并和你共同去探索編碼的奧秘。本書適合各種技術(shù)背景的人閱讀，并可作為高等院校計算機或非計算機專業(yè)的教材使用
上傳時間： 2014-01-16
上傳用戶：1109003457
內(nèi)附多路選擇器，74系列芯片VHDL源碼，加法器，F(xiàn)IR，比較器等大量例子，對初學(xué)VHDL語言很有好處。可用maxplus，quartus，synplicity等綜合軟件進(jìn)行調(diào)試
上傳時間： 2013-12-26
上傳用戶：ma1301115706
內(nèi)有波形發(fā)生器，加法器，經(jīng)典雙進(jìn)程狀態(tài)機，偽隨機熟產(chǎn)生器，相應(yīng)加法器的測試向量，16×8bit RAM,FIFO,通用RAM等源程序
標(biāo)簽： 波形發(fā)生器
上傳時間： 2015-04-15
上傳用戶：hongmo
這是有關(guān)VHDL的相關(guān)源代碼，有簡易CPU、加法器、除法器、計數(shù)器等
上傳時間： 2015-04-26
上傳用戶：杜瑩12345
【經(jīng)典設(shè)計】VHDL源代碼下載～～ 其中經(jīng)典的設(shè)計有：【自動售貨機】、【電子鐘】、【紅綠燈交通信號系統(tǒng)】、【步進(jìn)電機定位控制系統(tǒng)】、【直流電機速度控制系統(tǒng)】、【計算器】、【點陣列LED顯示控制系統(tǒng)】 基本數(shù)字邏輯設(shè)計有：【鎖存器】、【多路選擇器】、【三態(tài)門】、【雙向輸入|輸出端口】、【內(nèi)部（緩沖）信號】、【編碼轉(zhuǎn)換】、【加法器】、【編碼器/譯碼器】、【4位乘法器】、【只讀存儲器】、【RSFF觸發(fā)器】、【DFF觸發(fā)器】、【JKFF觸發(fā)器】、【計數(shù)器】、【分頻器】、【寄存器】、【狀態(tài)機】
上傳時間： 2015-06-16
上傳用戶：chenxichenyue
verilog源碼，可實現(xiàn)兩位的加法器，在xillinx foundation 3.1下驗證通過
上傳時間： 2014-11-18
上傳用戶：123啊
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
