亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲(chóng)蟲(chóng)下載站 > 資源下載 > 教程資料 > 華為 FPGA設(shè)計(jì)高級(jí)技巧Xilinx篇

華為 FPGA設(shè)計(jì)高級(jí)技巧Xilinx篇

  • 資源大小:3650 K
  • 上傳時(shí)間: 2013-11-06
  • 上傳用戶:jwl119
  • 資源積分:2 下載積分
  • 標(biāo)      簽: Xilinx FPGA 華為 高級(jí)技巧

資 源 簡(jiǎn) 介

  隨著HDL Hardware Description Language 硬件描述語(yǔ)言語(yǔ)言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計(jì)工程師從以往煩瑣的畫(huà)原理圖連線等工作解脫開(kāi)來(lái)能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實(shí)現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來(lái)越多的工程師不關(guān)心自己的電路實(shí)現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語(yǔ)言描述電路時(shí)腦袋里沒(méi)有任何電路概念或者非常模糊也不清楚自己寫(xiě)的代碼綜合出來(lái)之后是什么樣子映射到芯片中又會(huì)是什么樣子有沒(méi)有充分利用到FPGA的一些特殊資源遇到問(wèn)題立刻想到的是換速度更快容量更大的FPGA器件導(dǎo)致物料成本上升更為要命的是由于不了解器件結(jié)構(gòu)更不了解與器件結(jié)構(gòu)緊密相關(guān)的設(shè)計(jì)技巧過(guò)分依賴綜合等工具工具不行自己也就束手無(wú)策導(dǎo)致問(wèn)題遲遲不能解決從而嚴(yán)重影響開(kāi)發(fā)周期導(dǎo)致開(kāi)發(fā)成本急劇上升

  目前我們的設(shè)計(jì)規(guī)模越來(lái)越龐大動(dòng)輒上百萬(wàn)門(mén)幾百萬(wàn)門(mén)的電路屢見(jiàn)不鮮同時(shí)我們所采用的器件工藝越來(lái)越先進(jìn)已經(jīng)步入深亞微米時(shí)代而在對(duì)待深亞微米的器件上我們的設(shè)計(jì)方法將不可避免地發(fā)生變化要更多地關(guān)注以前很少關(guān)注的線延時(shí)我相信ASIC設(shè)計(jì)以后也會(huì)如此此時(shí)如果我們不在設(shè)計(jì)方法設(shè)計(jì)技巧上有所提高是無(wú)法面對(duì)這些龐大的基于深亞微米技術(shù)的電路設(shè)計(jì)而且現(xiàn)在的競(jìng)爭(zhēng)越來(lái)越激勵(lì)從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能

  本文從澄清一些錯(cuò)誤認(rèn)識(shí)開(kāi)始從FPGA器件結(jié)構(gòu)出發(fā)以速度路徑延時(shí)大小和面積資源占用率為主題描述在FPGA設(shè)計(jì)過(guò)程中應(yīng)當(dāng)注意的問(wèn)題和可以采用的設(shè)計(jì)技巧本文對(duì)讀者的技能基本要求是熟悉數(shù)字電路基本知識(shí)如加法器計(jì)數(shù)器RAM等熟悉基本的同步電路設(shè)計(jì)方法熟悉HDL語(yǔ)言對(duì)FPGA的結(jié)構(gòu)有所了解對(duì)FPGA設(shè)計(jì)流程比較了解

相 關(guān) 資 源

主站蜘蛛池模板: 雷州市| 开平市| 西平县| 双江| 新平| 铜山县| 常熟市| 夏津县| 沧源| 绿春县| 吉安县| 夏邑县| 许昌县| 彰化县| 雅江县| 鹤峰县| 封开县| 霍城县| 麻城市| 那坡县| 祥云县| 民权县| 富宁县| 柳林县| 正宁县| 射阳县| 嘉荫县| 博乐市| 吉隆县| 宁南县| 平昌县| 博爱县| 古浪县| 临沭县| 微山县| 疏附县| 金华市| 咸宁市| 宁国市| 惠水县| 九龙坡区|