數(shù)字三相鎖相環(huán)中含有大量乘法運算和三角函數(shù)運算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實現(xiàn)三角函數(shù)運算，并用Verilog HDL硬件描述語言對優(yōu)化前后的算法進(jìn)行了編碼實現(xiàn)。仿真和實驗結(jié)果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準(zhǔn)確地鎖定相位，具有良好的性能。
標(biāo)簽： FPGA 數(shù)字 三相 優(yōu)化設(shè)計
上傳時間： 2013-11-15
上傳用戶：yjj631
高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16 路1 :8 串并轉(zhuǎn)換器的實現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計的多路串并轉(zhuǎn)換器可以實現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時間： 2013-11-03
上傳用戶：王小奇
同步技術(shù)是跳頻系統(tǒng)的核心。本文針對FPGA的跳頻系統(tǒng)，設(shè)計了一種基于獨立信道法，同步字頭法和精準(zhǔn)時鐘相結(jié)合的快速同步方法，同時設(shè)計了基于雙圖案的改進(jìn)型獨立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計使用VHDL硬件語言實現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺上進(jìn)行了功能驗證。實際測試表明，該快速同步算法建立時間短、同步穩(wěn)定可靠。
標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時間： 2013-10-27
上傳用戶：RQB123
針對石油測井儀器須將地下傳感器發(fā)送的不同數(shù)量級信號進(jìn)行識別并恢復(fù)原始數(shù)值，從而方便地面分析地下情況，本文介紹了一種基于FPGA和DSP的石油測井控制系統(tǒng)的軟硬件設(shè)計與實現(xiàn)的新方法，采用FPGA芯片EP1C6T144C8進(jìn)行主要時序控制，DSP做算法運算，不依靠GPIO而用數(shù)據(jù)總線來控制放大模式位。調(diào)試以及現(xiàn)場試驗結(jié)果表明，該系統(tǒng)能夠準(zhǔn)確的實現(xiàn)對整支測井儀器的控制，并且恢復(fù)原始數(shù)據(jù)。
標(biāo)簽： FPGA 石油 測井 控制系統(tǒng)
上傳時間： 2015-01-01
上傳用戶：jasonheung
首先介紹了采用直接數(shù)字頻率合成（DDS）技術(shù)的正弦信號發(fā)生器的基本原理和采用FPGA實現(xiàn)DDS信號發(fā)生器的基本方法，然后結(jié)合DDS的原理分析了采用DDS方法實現(xiàn)的正弦信號發(fā)生器的優(yōu)缺點，其中重點分析了幅度量化雜散產(chǎn)生的誤差及其原因，最后針對DDS原理上存在的幅度量化雜散，利用FPGA時鐘頻率可調(diào)的特點，重點提出了基于FPGA實現(xiàn)的DDS正弦信號發(fā)生器的兩種改進(jìn)方法，經(jīng)過MATLAB仿真驗證，改進(jìn)方法較好的抑制了幅度量化雜散，減小了誤差。
上傳時間： 2013-11-21
上傳用戶：himbly
描述了基于FPGA的FIR濾波器設(shè)計。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過FPGA編程實現(xiàn)上述幾種算法，并給出所用的資源來比較各種算法的優(yōu)劣。
上傳時間： 2013-10-30
上傳用戶：1101055045
為實現(xiàn)某專用接口裝置的接口功能檢測，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計了該類型編碼的接收、發(fā)送電路。重點分析了電路各模塊的設(shè)計思路。電路采用SOPC模塊作為中心控制器，設(shè)計簡潔、可靠。試驗表明：該設(shè)計系統(tǒng)運行正常、穩(wěn)定。
標(biāo)簽： FPGA 串行 編碼 信號設(shè)計
上傳時間： 2013-10-09
上傳用戶：小寶愛考拉
基于FPGA、PCI9054、SDRAM和DDS設(shè)計了用于某遙測信號模擬源的專用板卡。PCI9054實現(xiàn)與上位機(jī)的數(shù)據(jù)交互,FPGA實現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過WDM驅(qū)動程序設(shè)計及MFC交互界面設(shè)計,最終實現(xiàn)了10~200 Mbit·s-1的LVDS數(shù)據(jù)接收及10~50 Mbit·s-1任意速率的LVDS數(shù)據(jù)發(fā)送。
標(biāo)簽： FPGA LVDS 高速數(shù)據(jù) 通信卡
上傳時間： 2013-12-24
上傳用戶：zhangchu0807
為滿足三維大地電磁勘探技術(shù)對多個采集站的同步需求，基于FPGA設(shè)計了一種晶振頻率校準(zhǔn)系統(tǒng)。系統(tǒng)可以調(diào)節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準(zhǔn)確度和穩(wěn)定度的同步信號。系統(tǒng)中使用FPGA設(shè)計了高分辨率的時間間隔測量單元，達(dá)到0.121 ns的測量分辨率，能對晶振分頻信號與GPS秒脈沖信號的時間間隔進(jìn)行高精度測量，縮短了頻率校準(zhǔn)時間。同時在FPGA內(nèi)部使用PicoBlaze嵌入式軟核處理器監(jiān)控系統(tǒng)狀態(tài)，并配合滑動平均濾波法對測量得到的時間間隔數(shù)據(jù)實時處理，有效地抑制了GPS秒脈沖波動對頻率校準(zhǔn)的影響。
標(biāo)簽： FPGA 恒溫晶振 頻率校準(zhǔn)
上傳時間： 2013-11-17
上傳用戶：www240697738
基于FPGA芯片Stratix II EP2S60F672C4設(shè)計了一個適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器（VB-DDC）。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點，實現(xiàn)了對輸入中頻信號的高效高速處理，同時可以在較大范圍內(nèi)對信號處理帶寬靈活配置。硬件調(diào)試結(jié)果驗證了本設(shè)計的有效性。
標(biāo)簽： FPGA 寬帶數(shù)字 接收機(jī) 帶寬
上傳時間： 2013-10-13
上傳用戶：haiya2000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
