亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

基于fpga的超聲波避障系統(tǒng)(tǒng)設(shè)(shè)計(jì)(jì)

  • 基于FPGA模糊控制器的設(shè)計(jì)

    本文針對目前國內(nèi)外基于FPGA實(shí)現(xiàn)模糊控制器的理論、EDA軟件工具的使用以及FPGA 技術(shù)的發(fā)展,對模糊控制器的設(shè)計(jì)作了有益的探索,并達(dá)到了預(yù)期的實(shí)驗(yàn)效果。文章綜述了模糊控制理論的產(chǎn)生、發(fā)展、應(yīng)用現(xiàn)狀以及今后的發(fā)展方向;介紹了模糊邏輯、模糊控制的基本原理和模糊控制器的結(jié)構(gòu);闡述了常規(guī)模糊控制器的設(shè)計(jì)過程。文章介紹了運(yùn)用 VHDL語言進(jìn)行模糊控制器的設(shè)計(jì)過程。對模糊控制過程中隸屬度函數(shù)的存儲采用了分段存儲法,其設(shè)計(jì)方法簡單,提高了運(yùn)算速度和運(yùn)算精度。采用了“最大-最小”函數(shù)法簡化了模糊控制規(guī)則的推理過程。運(yùn)用“倒數(shù)相乘法”實(shí)現(xiàn)除法器的設(shè)計(jì),能夠?qū)崿F(xiàn)任意數(shù)的除法運(yùn)算,且精度較高。并以模糊空調(diào)溫度控制器為例進(jìn)行了理論說明和模糊設(shè)計(jì),并給出了相應(yīng)的VHDL代碼。整體設(shè)計(jì)及其各個(gè)模塊都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平臺上進(jìn)行了邏輯綜合及功能時(shí)序仿真,綜合與仿真的結(jié)果表明,基于FPGA的模糊控制器芯片消耗較少的硬件資源,達(dá)到了較高的設(shè)計(jì)性能,在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài),通過在 FPGA開發(fā)板上的驗(yàn)證與測試,測試結(jié)果表明,所設(shè)計(jì)的模糊控制器可滿足實(shí)時(shí)模糊控制的要求。關(guān)鍵詞:模糊邏輯 模糊控制器 VHDL FPGA

    標(biāo)簽: FPGA 模糊控制器

    上傳時(shí)間: 2013-04-24

    上傳用戶:003030

  • 基于DSP和FPGA的機(jī)載導(dǎo)航計(jì)算機(jī)設(shè)計(jì)

    本文針對應(yīng)用于軍用直升機(jī)上的Doppler/SINS組合導(dǎo)航系統(tǒng)對導(dǎo)航計(jì)算機(jī)高精度、高性能的要求,設(shè)計(jì)出一種基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 協(xié)同合作的機(jī)載導(dǎo)航計(jì)算機(jī)系統(tǒng)。在分析Doppler/SINS組合導(dǎo)航系統(tǒng)模型的特點(diǎn)和系統(tǒng)對導(dǎo)航計(jì)算機(jī)的需求后,提出了基于DSP和FPGA的機(jī)載導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案,該方案采用DSP負(fù)責(zé)導(dǎo)航解算,利用FPGA強(qiáng)大的內(nèi)部資源擴(kuò)展系統(tǒng)的通信接口,完成外圍通信模塊控制信號的整合。在導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案,包括硬件設(shè)計(jì)方案和軟件設(shè)計(jì)方案確立的基礎(chǔ)上,首先對 DSP和FPGA芯片進(jìn)行選型,其次對實(shí)現(xiàn)各個(gè)功能模塊的關(guān)鍵技術(shù)進(jìn)行研究和開發(fā),包括基于FPGA的數(shù)據(jù)通信模塊、基于DSP的處理器模塊以及數(shù)據(jù)存儲模塊,開發(fā)過程中做了大量的仿真和驗(yàn)證,最后對系統(tǒng)進(jìn)行綜合測試和聯(lián)調(diào),并進(jìn)行了地面跑車實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果證明:系統(tǒng)能夠?qū)崟r(shí)采集IMU角速率和加速度、Doppler雷達(dá)的速度等信息,能夠?qū)MU、Doppler、GPS、航姿系統(tǒng)、高度表等信息進(jìn)行導(dǎo)航解算,生成當(dāng)前位置、姿態(tài)等導(dǎo)航數(shù)據(jù),并能夠完成與機(jī)載電子設(shè)備間的數(shù)據(jù)通信與控制。多次的聯(lián)調(diào)和跑車實(shí)驗(yàn)結(jié)果證明,機(jī)載導(dǎo)航計(jì)算機(jī)達(dá)到了預(yù)期設(shè)計(jì)的目的,可以有效提高導(dǎo)航系統(tǒng)的運(yùn)算精度,實(shí)現(xiàn)了高性能、小體積、低成本的要求,系統(tǒng)具有較高的應(yīng)用價(jià)值。關(guān)鍵詞:Doppler/SINS組合導(dǎo)航,導(dǎo)航計(jì)算機(jī),DSP,FPGA

    標(biāo)簽: FPGA DSP 機(jī)載 導(dǎo)航計(jì)算機(jī)

    上傳時(shí)間: 2013-07-25

    上傳用戶:cc1915

  • 基于FPGA的目標(biāo)跟蹤系統(tǒng)設(shè)計(jì)與研究

    隨著電子技術(shù)的快速發(fā)展,計(jì)算機(jī)的性能得到了極大的提高,使得利用計(jì)算機(jī)實(shí)現(xiàn)人類的視覺功能成為目前計(jì)算機(jī)領(lǐng)域中最熱門的課題之一。基于視頻的目標(biāo)檢測與跟蹤技術(shù)是計(jì)算機(jī)視覺領(lǐng)域中最主要的研究方向之一,它是智能監(jiān)控、人機(jī)交互、移動機(jī)器人視覺導(dǎo)航、工業(yè)機(jī)器人手眼系統(tǒng)等應(yīng)用的基礎(chǔ)和關(guān)鍵技術(shù)。在科學(xué)研究和工程應(yīng)用上都有十分誘人的前景。    論文提出了以FPGA為核心的思想,設(shè)計(jì)出一套應(yīng)用于背景靜止視頻序列的動態(tài)目標(biāo)檢測與跟蹤系統(tǒng)。通過位置固定的攝像頭監(jiān)控某一區(qū)域,分析攝像頭采集到的動態(tài)視頻序列,計(jì)算出目標(biāo)的運(yùn)動參數(shù)。與傳統(tǒng)的基于PC機(jī)的視頻動態(tài)目標(biāo)跟蹤系統(tǒng)相比,適應(yīng)了目標(biāo)跟蹤系統(tǒng)對圖像處理速度的實(shí)時(shí)性與數(shù)據(jù)帶寬越來越高的要求,同時(shí)成本較低、設(shè)計(jì)更靈活,而且硬件重構(gòu)性好、處理速度快、系統(tǒng)易于升級。    論文的主要工作包括:構(gòu)建目運(yùn)動標(biāo)跟蹤系統(tǒng)軟件平臺和硬件平臺。應(yīng)用MATLAB對目標(biāo)檢測算法進(jìn)行仿真分析比較。采用Synplifty Pro、ModelSim和TimingDesigner等各種EDA軟件工具對系統(tǒng)中各個(gè)層次的模塊進(jìn)行時(shí)序設(shè)計(jì)、代碼編寫、仿真驗(yàn)證等。最后使用QuartusⅡ?qū)⒄麄€(gè)系統(tǒng)工程文件綜合、布局布線。在察看時(shí)序報(bào)告無誤后,將系統(tǒng)配置文件下載至FPGA開發(fā)板中。    實(shí)現(xiàn)結(jié)果表明:所設(shè)計(jì)的系統(tǒng)能很好地工作在FPGA中,實(shí)現(xiàn)了設(shè)計(jì)要求,為視覺智能監(jiān)控打下基礎(chǔ)。

    標(biāo)簽: FPGA 目標(biāo)跟蹤 系統(tǒng)設(shè)計(jì)

    上傳時(shí)間: 2013-08-05

    上傳用戶:亮劍2210

  • 基于FPGA的有源濾波器系統(tǒng)硬件設(shè)計(jì)

    由于各種非線性電力電子裝置的和功率開關(guān)器件的廣泛應(yīng)用產(chǎn)生了諧波。隨著對電能質(zhì)量要求的不斷提高,各種治理諧波的電力電子裝置就產(chǎn)生了。諧波治理的方法主要有無源濾波技術(shù)和有源電力濾波器技術(shù)。傳統(tǒng)的方法采用LC 無源濾波器,與無源濾波器相比有源電力濾波器具有很大的優(yōu)越性,因此越來越多的應(yīng)用到治理諧波污染中。隨著以DSP 和FPGA 的高速發(fā)展,以全數(shù)字化控制技術(shù)實(shí)現(xiàn)的有源電力濾波器必將更多的應(yīng)用到諧波裝置中去。本文深入分析了諧波治理的研究背景意義和有源濾波器的研究現(xiàn)狀和發(fā)展趨勢。介紹了有源濾波器的基本的工作原理;分類;諧波的檢測方法和控制策略,在各個(gè)方法的比較上選用基于瞬時(shí)無功功率理論的諧波檢測法對諧波電流進(jìn)行了檢測。并提出了一種基于 DSP 及FPGA 控制的有源電力濾波器的設(shè)計(jì)方案,重點(diǎn)研究了三相并聯(lián)型有源濾波器的控制系統(tǒng)及硬件設(shè)計(jì)。本文還對系統(tǒng)的功率器件進(jìn)行了分析并選用IGBT 作為其開關(guān)器件。設(shè)計(jì)了IGBT 驅(qū)動及保護(hù)電路,利用理論分析和仿真結(jié)果設(shè)定了系統(tǒng)直流側(cè)電容和輸出電感的參數(shù)。對整個(gè)系統(tǒng)進(jìn)行了Simulink 仿真實(shí)驗(yàn),選用DSP 和和FPGA 作為核心處理芯片,DSP 用來采集數(shù)據(jù)并檢測諧波,F(xiàn)PGA 用來實(shí)現(xiàn)PWM 脈沖的輸出。設(shè)計(jì)并調(diào)試出非線性負(fù)載,傳感器采集,電流電壓調(diào)理電路,主電路,過零檢測電路,IGBT 的驅(qū)動及吸收緩沖電路。并在此基礎(chǔ)上搭建出了試驗(yàn)平臺。給出了DSP 及FPGA 的軟件設(shè)計(jì)思想和流程。

    標(biāo)簽: FPGA 有源濾波器 硬件設(shè)計(jì)

    上傳時(shí)間: 2013-04-24

    上傳用戶:youth25

  • 基于FPGA的視頻壓縮系統(tǒng)預(yù)處理模塊設(shè)計(jì)

    · 摘要:  在視頻壓縮系統(tǒng)中,視頻解碼器輸出的BT.656數(shù)據(jù)流不便于TMS320C6416等通用DSP直接進(jìn)行處理.本文介紹了一種基于FPGA+DSP構(gòu)架的視頻采集方案,通過對FPGA的靈活配置,對輸入的BT.656格式視頻信號進(jìn)行預(yù)處理和緩沖.系統(tǒng)采用TI的TMS320C6416作為核心DSP,實(shí)現(xiàn)了高可靠性的視頻壓縮. 

    標(biāo)簽: FPGA 視頻壓縮 模塊設(shè)計(jì)

    上傳時(shí)間: 2013-07-15

    上傳用戶:zhenyushaw

  • 基于FPGA模型化設(shè)計(jì)的雷達(dá)信號

    隨著現(xiàn)場可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用,使得基于FPGA數(shù)字信號處理的實(shí)現(xiàn)在雷達(dá)信號處理中有著重要地位。模型化設(shè)計(jì)是一種自頂向下的面向FPGA的快速原型驗(yàn)證法,它不僅降低了FPGA設(shè)計(jì)門檻,而且縮短了開發(fā)周期,提高了設(shè)計(jì)效率。這使得FPGA模型化設(shè)計(jì)成為了FPGA系統(tǒng)設(shè)計(jì)的發(fā)展趨勢。本文針對常見雷達(dá)信號處理模塊的FPGA模型化實(shí)現(xiàn),在以下幾個(gè)方面展開研究:首先對基于FPGA的模型化設(shè)計(jì)方法進(jìn)行了研究,給出了模型化設(shè)計(jì)方法的發(fā)展現(xiàn)狀和趨勢,并對本文中使用的模型化設(shè)計(jì)方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對FIR濾波器進(jìn)行了模型化設(shè)計(jì)并同RTL(寄存器傳輸級)設(shè)計(jì)方法進(jìn)行對比,全面分析了模型化設(shè)計(jì)方法和RTL設(shè)計(jì)方法的優(yōu)缺點(diǎn)。然后在簡明闡述雷達(dá)信號處理原理的基礎(chǔ)上,使用System Generator對數(shù)字下變頻(DDC)、脈沖壓縮、動目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號處理模塊進(jìn)行了自頂向下的模型化設(shè)計(jì)。在Simulink中進(jìn)行了功能仿真驗(yàn)證,生成了HDL代碼,并在Xilinx FPGA中進(jìn)行了RTL的時(shí)序仿真分析。關(guān)鍵詞:雷達(dá)信號處理 FPGA 模型化設(shè)計(jì) System Generator AccelDSP

    標(biāo)簽: FPGA 模型 雷達(dá)信號

    上傳時(shí)間: 2013-07-25

    上傳用戶:zhangsan123

  • FPGA的快速傅立葉變換實(shí)現(xiàn)

    基于FPGA的快速傅立葉變換實(shí)現(xiàn),適合fpga工程技術(shù)人員參考設(shè)計(jì)

    標(biāo)簽: FPGA 傅立葉 變換實(shí)現(xiàn)

    上傳時(shí)間: 2013-08-06

    上傳用戶:baba

  • FPGA的FFT處理器的實(shí)現(xiàn)

    基于FPGA的FFT處理器的實(shí)現(xiàn),適合做fpga的工程技術(shù)人員參考

    標(biāo)簽: FPGA FFT 處理器

    上傳時(shí)間: 2013-08-06

    上傳用戶:butterfly2013

  • FPGA的基礎(chǔ)知識和概念

    具體內(nèi)容主要包括以下幾個(gè)方面:1、FPGA的基礎(chǔ)知識和概念,設(shè)計(jì)流程。2、QuartuII軟件使用方法和技巧3、VerilogHDL語言設(shè)計(jì)方法和技巧4、基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)(NIOSII設(shè)計(jì))5、FPGA硬件電路板設(shè)計(jì)6、其他專題討論(如Memory控制器設(shè)計(jì),圖像處理算法設(shè)計(jì),通信系統(tǒng)算法設(shè)計(jì)等)

    標(biāo)簽: FPGA 基礎(chǔ)知識

    上傳時(shí)間: 2013-08-07

    上傳用戶:dancnc

  • FPGA的高性能32位浮點(diǎn)FFTIP核的開發(fā)

    基于FPGA的高性能32位浮點(diǎn)FFTIP核的開發(fā),適合fpga工程技術(shù)人員參考

    標(biāo)簽: FFTIP FPGA 性能 浮點(diǎn)

    上傳時(shí)間: 2013-08-07

    上傳用戶:清風(fēng)冷雨

主站蜘蛛池模板: 夏津县| 资阳市| 裕民县| 兴义市| 马关县| 綦江县| 上饶市| 安顺市| 咸宁市| 新闻| 衡阳市| 珲春市| 阿城市| 武陟县| 新竹市| 杭州市| 商水县| 都江堰市| 岗巴县| 阳信县| 田东县| 中牟县| 莫力| 柯坪县| 丰原市| 乾安县| 南郑县| 金寨县| 湄潭县| 泾阳县| 八宿县| 闽清县| 阳谷县| 岳阳市| 临沧市| 东光县| 东丰县| 小金县| 安溪县| 无极县| 鄂托克前旗|