基于FPGA、PCI9054、SDRAM和DDS設(shè)計了用于某遙測信號模擬源的專用板卡。PCI9054實現(xiàn)與上位機的數(shù)據(jù)交互,FPGA實現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過WDM驅(qū)動程序設(shè)計及MFC交互界面設(shè)計,最終實現(xiàn)了10~200 Mbit·s-1的LVDS數(shù)據(jù)接收及10~50 Mbit·s-1任意速率的LVDS數(shù)據(jù)發(fā)送。
資源簡介:本文主要研究一種隔離器高速數(shù)據(jù)通信卡設(shè)計,并對基于PCI總線的內(nèi)外網(wǎng)數(shù)據(jù)通訊和交換的硬件編程實現(xiàn)進行詳細的說明,最后在pc機windows平臺下對數(shù)據(jù)通信卡進行吞吐量和穩(wěn)定性的測試。 首先介紹了網(wǎng)絡(luò)安全的現(xiàn)狀以及物理網(wǎng)絡(luò)隔離的原理和重要性,并敘述了網(wǎng)絡(luò)...
上傳時間: 2013-07-30
上傳用戶:muyehuli
資源簡介:基于FPGA、PCI9054、SDRAM和DDS設(shè)計了用于某遙測信號模擬源的專用板卡。PCI9054實現(xiàn)與上位機的數(shù)據(jù)交互,FPGA實現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過WDM驅(qū)動程序設(shè)計及MFC交互界面設(shè)計,最終實現(xiàn)了10~200 Mbit·s-1的LVDS數(shù)據(jù)接收及10~50 ...
上傳時間: 2013-11-24
上傳用戶:3到15
資源簡介:基于FPGA、PCI9054、SDRAM和DDS設(shè)計了用于某遙測信號模擬源的專用板卡。PCI9054實現(xiàn)與上位機的數(shù)據(jù)交互,FPGA實現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過WDM驅(qū)動程序設(shè)計及MFC交互界面設(shè)計,最終實現(xiàn)了10~200 Mbit·s-1的LVDS數(shù)據(jù)接收及10~50 ...
上傳時間: 2013-12-24
上傳用戶:zhangchu0807
資源簡介:這是篇, 覺得甚是有用,大家共同學(xué)學(xué)。
上傳時間: 2013-08-31
上傳用戶:ming52900
資源簡介:數(shù)據(jù)采集 基于DSP和FPGA的高精度數(shù)據(jù)采集卡設(shè)計
上傳時間: 2013-08-29
上傳用戶:2728460838
資源簡介:這是篇<基于FPGA 的OFDM 寬帶數(shù)據(jù)通信同步系統(tǒng)設(shè)計與實現(xiàn)>, 覺得甚是有用,大家共同學(xué)學(xué)。
上傳時間: 2015-11-02
上傳用戶:253189838
資源簡介:數(shù)據(jù)采集\基于DSP和FPGA的高精度數(shù)據(jù)采集卡設(shè)計
上傳時間: 2013-12-22
上傳用戶:英雄
資源簡介:介紹了基于FPGA的OFDM 寬帶數(shù)據(jù)通信同步系統(tǒng)設(shè)計與實現(xiàn).
上傳時間: 2016-08-13
上傳用戶:youke111
資源簡介:國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸,用于設(shè)計SCI串行通信接口,以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景,對基于FPGA的SCI串行通信接口進行研究...
上傳時間: 2013-04-24
上傳用戶:竺羽翎2222
資源簡介:基于FPGA的高速數(shù)據(jù)采集卡設(shè)計制作
上傳時間: 2014-12-28
上傳用戶:cx111111
資源簡介:本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合,提出了用可編程芯片來控制IDE硬盤進行高速數(shù)據(jù)記錄,能夠滿足機載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對硬盤ATA接口標準進行了研究,對VHDL語言、現(xiàn)場可編程門陣列器件(FPGA)實現(xiàn)硬件電路的原理和方...
上傳時間: 2013-08-05
上傳用戶:hanli8870
資源簡介:基于FPGA的高速數(shù)據(jù)采集卡設(shè)計制作
上傳時間: 2013-10-20
上傳用戶:suicone
資源簡介:PCI總線的高速數(shù)據(jù)采集卡設(shè)計資料(基于PCI9054 )
上傳時間: 2016-08-25
上傳用戶:it男一枚
資源簡介:近紅外光譜法是血液成分無創(chuàng)檢測方法中的熱點,也是取得成果最多的方法之一。但是,個體差異和測量條件是影響近紅外光譜血液成分無創(chuàng)檢測的一個較突出的問題。而動態(tài)光譜法就是針對這個問題而提出的一種全新的近紅外無創(chuàng)血液成分濃度檢測方法。它從原理上消除...
上傳時間: 2013-04-24
上傳用戶:luyanping
資源簡介:文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計方案。該系統(tǒng)利用低功耗可變增益運放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊;采用FPGA和ARM作為數(shù)字信號處理的核心和人機交互的通道。為了滿足探傷系統(tǒng)實時、高速的要求,我們采用了硬件報警,缺陷...
上傳時間: 2013-11-07
上傳用戶:xaijhqx
資源簡介:為了滿足某測控平臺的設(shè)計要求,設(shè)計并實現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心,包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計、關(guān)鍵模塊及軟件流程圖。測試結(jié)果表明,系統(tǒng)通訊速度為1 Mb/s,并且工作穩(wěn)定,目前該設(shè)計已經(jīng)成...
上傳時間: 2013-11-25
上傳用戶:王成林。
資源簡介:基于FPGA的16位數(shù)據(jù)路徑的AESIP核
上傳時間: 2013-11-12
上傳用戶:zhangjinzj
資源簡介:文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計方案。該系統(tǒng)利用低功耗可變增益運放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊;采用FPGA和ARM作為數(shù)字信號處理的核心和人機交互的通道。為了滿足探傷系統(tǒng)實時、高速的要求,我們采用了硬件報警,缺陷...
上傳時間: 2013-10-13
上傳用戶:1421706030
資源簡介:為了滿足某測控平臺的設(shè)計要求,設(shè)計并實現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心,包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計、關(guān)鍵模塊及軟件流程圖。測試結(jié)果表明,系統(tǒng)通訊速度為1 Mb/s,并且工作穩(wěn)定,目前該設(shè)計已經(jīng)成...
上傳時間: 2013-10-12
上傳用戶:as275944189
資源簡介:基于FPGA的AES高速實現(xiàn),介紹了算法實現(xiàn)的過程,仿真結(jié)果。
上傳時間: 2014-01-08
上傳用戶:362279997
資源簡介:具有USB2.0接口的高速數(shù)據(jù)采集卡設(shè)計
上傳時間: 2016-08-19
上傳用戶:yd19890720
資源簡介:基于FPGA的B超數(shù)據(jù)采集功能,根據(jù)輸入圖像的束同步與幀同步信號,采用中斷控制進入FIFO的圖像數(shù)據(jù)的讀寫操作!
上傳時間: 2013-12-19
上傳用戶:waitingfy
資源簡介:基于FPGA的全數(shù)字鎖相環(huán)設(shè)計,內(nèi)有設(shè)計過程和設(shè)計思想
上傳時間: 2013-08-13
上傳用戶:fqscfqj
資源簡介:設(shè)計了一個基于FPGA的單精度浮點數(shù)乘法器.設(shè)計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設(shè)計在Altera DE2開發(fā)...
上傳時間: 2013-10-09
上傳用戶:xjy441694216
資源簡介:基于VHDL的異步串行通信電路設(shè)計 隨著電子技術(shù)的發(fā)展,現(xiàn)場可編程門陣列FPGA和復(fù)雜可編程邏輯器件CPLD的出現(xiàn),使得電子系統(tǒng)的設(shè)計者利用與器件相應(yīng)的電子CAD軟件,在實驗室里就可以設(shè)計自己的專用集成電路ASIC器件。這種可編程ASIC不僅使設(shè)計的產(chǎn)品
上傳時間: 2014-01-12
上傳用戶:270189020
資源簡介:設(shè)計了一個基于FPGA的單精度浮點數(shù)乘法器.設(shè)計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設(shè)計在Altera DE2開發(fā)...
上傳時間: 2013-10-13
上傳用戶:yl1140vista
資源簡介:基于FPGA的多功能數(shù)字鐘Verilog設(shè)計2007-06-17 21:06基本功能: 1.具有時、分、秒計數(shù)顯示功能(6位數(shù)碼管構(gòu)成),以24小時循環(huán)為計時基準。 2. 具有調(diào)節(jié)小時、分鐘的功能。 3.具有整點報時功能,整點報時的同時數(shù)碼管顯示閃爍提示。
上傳時間: 2016-03-10
上傳用戶:cc1915
資源簡介:基于FPGA的全數(shù)字調(diào)制解調(diào)器設(shè)計實例,包含有Matlab程序和Quartus程序
上傳時間: 2014-12-21
上傳用戶:xfbs821
資源簡介:基于ARM 的WLAN 嵌入式視頻通信系統(tǒng)設(shè)計 基于ARM 的WLAN 嵌入式視頻通信系統(tǒng)設(shè)計
上傳時間: 2013-12-26
上傳用戶:ve3344
資源簡介:基于USB的高精度數(shù)據(jù)采集系統(tǒng)設(shè)計與實現(xiàn),涉及AD轉(zhuǎn)換和USB傳輸
上傳時間: 2014-11-28
上傳用戶:6546544