標(biāo)簽: FPGA Core 1.1 USB 發(fā)布者:yong_715上傳時(shí)間:2017-01-22
標(biāo)簽: VHDL 數(shù)字鐘設(shè)計(jì) 程序 校時(shí) 發(fā)布者:shanyeshuren上傳時(shí)間:2017-01-21
標(biāo)簽: 實(shí)驗(yàn) 發(fā)布者:balefu123上傳時(shí)間:2017-01-21
標(biāo)簽: vhdl 編程 移位寄存器 發(fā)布者:machao844655上傳時(shí)間:2017-01-21
標(biāo)簽: vhdl 移動(dòng) 編程 移位寄存器 發(fā)布者:as7512158上傳時(shí)間:2017-01-21
標(biāo)簽: specification design USB 1.1 發(fā)布者:wait2010上傳時(shí)間:2017-01-21
標(biāo)簽: 四進(jìn)制 計(jì)數(shù)器 源程序 發(fā)布者:hahuhuhuhu上傳時(shí)間:2017-01-20
標(biāo)簽: 毛刺 十進(jìn)制計(jì)數(shù)器 源程序 發(fā)布者:mtzhy2上傳時(shí)間:2017-01-20
標(biāo)簽: transaction FPGA IEEE VSLI 發(fā)布者:xulei147上傳時(shí)間:2017-01-20
標(biāo)簽: FPGA 2.0 USB 實(shí)現(xiàn)方法 發(fā)布者:gjinli88上傳時(shí)間:2017-01-20
標(biāo)簽: ISP 編程實(shí)驗(yàn) 獨(dú)立 方式 發(fā)布者:chen41896上傳時(shí)間:2017-01-19
標(biāo)簽: ISP 編程實(shí)驗(yàn) 獨(dú)立 全加器 發(fā)布者:qingriwanxia上傳時(shí)間:2017-01-19
標(biāo)簽: ISP 編程實(shí)驗(yàn) 獨(dú)立 編寫 發(fā)布者:wylyyzjz上傳時(shí)間:2017-01-19
標(biāo)簽: SDR-SDRAM VHDL 編寫 控制器 發(fā)布者:fengkuangyidao上傳時(shí)間:2017-01-19
標(biāo)簽: DDR-SDRAM VHDL 編寫 控制器 發(fā)布者:maryyxl上傳時(shí)間:2017-01-19
標(biāo)簽: xilinx3 xilinx s400 400 發(fā)布者:liubixing上傳時(shí)間:2017-01-19
標(biāo)簽: VHDL 語言 編寫 編碼器 發(fā)布者:alsczhang上傳時(shí)間:2017-01-19
標(biāo)簽: SRAM-IP-CORE core DE 發(fā)布者:l2335800上傳時(shí)間:2017-01-19
標(biāo)簽: Verilog OFDM FFT HDL 發(fā)布者:captainjn上傳時(shí)間:2017-01-18
標(biāo)簽: VHDL 編寫 減 四則運(yùn)算 發(fā)布者:hard上傳時(shí)間:2017-01-18
標(biāo)簽: 輸入 脈沖信號(hào) 分頻 高頻 發(fā)布者:dojoy上傳時(shí)間:2017-01-17
標(biāo)簽: VHDL 狀態(tài) 按鍵 信號(hào) 發(fā)布者:andyandnancy上傳時(shí)間:2017-01-17
標(biāo)簽: Vertex2 2048x10 Xilinx FIFO 發(fā)布者:zhuying0000上傳時(shí)間:2017-01-17
標(biāo)簽: VHDL 定點(diǎn) 浮點(diǎn)數(shù) 模塊 發(fā)布者:faye3000上傳時(shí)間:2017-01-17
標(biāo)簽: Verilog SDRAM 控制器 代碼 發(fā)布者:dojoy上傳時(shí)間:2017-01-17
標(biāo)簽: DDS PLL NCO 驅(qū)動(dòng) 發(fā)布者:setixp上傳時(shí)間:2017-01-16
