使用VHDL語言實現(xiàn)計數(shù)器功能 ……使用VHDL語言實現(xiàn)計數(shù)器功能
資源簡介：使用VHDL語言實現(xiàn)計數(shù)器功能 ……使用VHDL語言實現(xiàn)計數(shù)器功能
上傳時間： 2017-07-15
上傳用戶：源碼3
資源簡介：本文詳細分析了COOLRUNNER系列CPLD的結(jié)構(gòu),特點及功能,使用VHDL語言實現(xiàn)數(shù)字邏輯,實現(xiàn)了水下沖擊波記錄儀電路的數(shù)字電路部分.
上傳時間： 2013-12-18
上傳用戶：shawvi
資源簡介：SPI串口的內(nèi)核實現(xiàn)（分別使用verilog和VHDL語言描述的）
上傳時間： 2014-01-24
上傳用戶：sssl
資源簡介：實現(xiàn)HDB3編碼,使用VHDL語言，-1用01表示，1用10表示，0用00表示。
上傳時間： 2013-12-14
上傳用戶：jjj0202
資源簡介：關(guān)于SPI串口的內(nèi)核實現(xiàn)（分別使用verilog和VHDL語言描述的），適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
上傳時間： 2022-05-17
上傳用戶：
資源簡介：介紹了如何使用數(shù)字鎖相環(huán),如何用VHDL實現(xiàn)數(shù)字鎖相環(huán)
上傳時間： 2013-12-29
上傳用戶：huql11633
資源簡介：本程序是用VHDL語言編寫液晶驅(qū)動程序,實現(xiàn)在液晶上顯示"年"字的功能.
上傳時間： 2013-12-26
上傳用戶：xuan‘nian
資源簡介：VHDL源碼其中“music_rom”使用FPGA廠商提供的工具生成的，如Altera的Quartus II 及其宏功能生成的這些文件。 另外，我們還希望實現(xiàn)以下功能： * 播放音樂時，在ROM的結(jié)尾處暫停 * "fullnote"值為0時，表示靜音 所以我們將原來的程序的最后一行從
上傳時間： 2013-12-19
上傳用戶：CHINA526
資源簡介：利用FPGA實現(xiàn)頻率測試,基于VHDL實現(xiàn),具有良好的測試性能可直接使用
上傳時間： 2016-10-09
上傳用戶：z1191176801
資源簡介：Holtek單片機源碼：此應(yīng)用示范了使用HT48C10單片機的 16 位定時計數(shù)器產(chǎn)生內(nèi)部中斷以實現(xiàn)計時功能。這個應(yīng)用依靠系統(tǒng)時鐘頻率作為計時的基準(zhǔn)。此處所示的應(yīng)用使用了 400KHz的系統(tǒng)時鐘，通過內(nèi)部除四分頻產(chǎn)生 100KHz 的定時/計數(shù)器時鐘。對于一個 16 位的計數(shù)...
上傳時間： 2017-01-22
上傳用戶：wmwai1314
資源簡介：VHDL詳盡世界觀 用于成品率的的語言,請大家 參考使用,并提出寶貴建議
上傳時間： 2014-01-19
上傳用戶：rocwangdp
資源簡介：利用VHDL 語言設(shè)計出租車計費系統(tǒng), 使其實現(xiàn)計費以及預(yù)置和模擬汽車啟動、停止、暫停等功能, 并設(shè)計動態(tài)掃描電路顯示車費數(shù)目, 突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點。此程序通過下載到特定芯片后, 可應(yīng)用于實際的出租車計費系統(tǒng)...
上傳時間： 2017-05-22
上傳用戶：變形金剛
資源簡介：實現(xiàn)了用VHDL語言完成在編碼過程中的插B功能，
上傳時間： 2013-12-21
上傳用戶：zhengjian
資源簡介：響鈴和內(nèi)存管理功能的VHDL語言，用于程控交換機中的Xillinx芯片與DSP和ADDA等芯片配合實現(xiàn)交換機的功能
上傳時間： 2013-12-22
上傳用戶：zhuyibin
資源簡介：用 C++ 作為宿主語言完成： Java語言詞法分析器的設(shè)計和實現(xiàn) 使用DFA實現(xiàn)詞法分析器的設(shè)計； 實現(xiàn)對Java源程序中注釋的過濾； 利用兩對半緩沖區(qū)從文件中逐一讀取單詞； 詞法分析結(jié)果屬性字流存放在獨立文件(文件名：scanner_output)中； 統(tǒng)計源程序每行...
上傳時間： 2013-12-19
上傳用戶：小鵬
資源簡介：實現(xiàn)USB接口功能的VHDL和verilog完整源代碼
上傳時間： 2013-08-11
上傳用戶：yangzhiwei
資源簡介：各種功能的計數(shù)器實例（VHDL源代碼）:
上傳時間： 2013-10-16
上傳用戶：bjgaofei
資源簡介：各種功能的計數(shù)器實例（VHDL源代碼）:ENTITY counters IS ?PORT ?( ??d??: IN ?INTEGER RANGE 0 TO 255; ??clk??: IN?BIT; ??clear?: IN?BIT; ??ld??: IN?BIT; ??enable?: IN?BIT; ??up_down?: IN?BIT; ??qa??: O...
上傳時間： 2014-11-30
上傳用戶：半熟1994
資源簡介：各種功能的計數(shù)器實例（VHDL源代碼）:
上傳時間： 2013-10-19
上傳用戶：xanxuan
資源簡介：各種功能的計數(shù)器實例（VHDL源代碼）:ENTITY counters IS ?PORT ?( ??d??: IN ?INTEGER RANGE 0 TO 255; ??clk??: IN?BIT; ??clear?: IN?BIT; ??ld??: IN?BIT; ??enable?: IN?BIT; ??up_down?: IN?BIT; ??qa??: O...
上傳時間： 2013-10-09
上傳用戶：松毓336
資源簡介：kalman估值器,為了簡潔未使用矩陣計算,應(yīng)用了kalman濾波,c語言實現(xiàn)
上傳時間： 2014-01-21
上傳用戶：skhlm
資源簡介：VHDL實例,適合大家學(xué)習(xí)使用
上傳時間： 2014-11-28
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：此代碼可以實現(xiàn)以下功能 使用wordappalication 組件，代碼如下 啟動Word時用如下代碼： begin try Wordapplication.Connect except MessageDlg(’Word may not be installed’, mtError, [mbOk], 0) Abort end Wordapplication.Visible := True WordApplicati...
上傳時間： 2014-01-22
上傳用戶：Divine
資源簡介： 踐踏堆棧 [C語言編程] n. 在許多C語言的實現(xiàn)中,有可能通過寫入例程 中所聲明的數(shù)組的結(jié)尾部分來破壞可執(zhí)行的堆棧. 所謂 踐踏堆棧 。使用的 代碼可以造成例程的返回異常,從而跳到任意的地址.這導(dǎo)致了一些極為險惡的數(shù)據(jù)相關(guān)漏洞
上傳時間： 2013-12-16
上傳用戶：WMC_geophy
資源簡介：DSP2407實現(xiàn)SCI串口通信的C語言源代碼。 分別使用2個中斷實現(xiàn)串口的接收/發(fā)送。
上傳時間： 2014-01-03
上傳用戶：linlin
資源簡介：DSP2407上實現(xiàn)數(shù)控IO功能的C語言源程序，此程序與硬件有關(guān)（使用了CPLD），但測試部分有一定參考價值。
上傳時間： 2015-04-26
上傳用戶：xymbian
資源簡介：這個版本實現(xiàn)了串口的發(fā)送和接收功能；是使用版。而且根據(jù)協(xié)議把接收的不同信息分開保存。
上傳時間： 2015-05-12
上傳用戶：lxm
資源簡介：原創(chuàng)的,數(shù)據(jù)庫的前臺應(yīng)用程序,實現(xiàn)對數(shù)據(jù)庫的查詢,刪除,修改,更新,生成報表等功能, 使用C++ BUIDER 和SQLSERVER開發(fā)平臺.
上傳時間： 2014-01-10
上傳用戶：集美慧
資源簡介：一個在FPGA芯片上實現(xiàn)UART功能的VHDL源代碼，提供了UART的集成
上傳時間： 2015-07-05
上傳用戶：杜瑩12345
資源簡介：VHDL教程 VHDL與數(shù)字電路設(shè)計 使用手冊
上傳時間： 2013-12-26
上傳用戶：ruixue198909
