VHDL----語言仿真鬧鐘設計
資源簡介:用VHDL語言仿真鬧鐘設計 用VHDL語言仿真鬧鐘設計
上傳時間: 2013-12-11
上傳用戶:15071087253
資源簡介:VHDL----語言仿真鬧鐘設計
上傳時間: 2017-02-13
上傳用戶:jkhjkh1982
資源簡介:用VHDL語言仿真音樂設計 用VHDL語言仿真音樂設計
上傳時間: 2016-11-11
上傳用戶:fandeshun
資源簡介:用VHDL語言仿真乘法器設計。能夠實現一般乘法運算。
上傳時間: 2017-07-18
上傳用戶:xuanchangri
資源簡介:用 VHDL語言實現鬧鐘功能,可用于數字鐘設計的單元電路,顯示電路程序。
上傳時間: 2016-06-13
上傳用戶:我干你啊
資源簡介:該系統利用VHDL語言、PLD設計出租車計費系統,以MAX+PLUSⅡ軟件作為開發平臺,設計了出租車計費器系統程序并進行了程序仿真。使其實現計費以及預置和模擬汽車啟動、停止、暫停等功能,并動態掃描顯示車費數目。
上傳時間: 2017-08-30
上傳用戶:kernaling
資源簡介:摘要 探討了IP 核的驗證與測試的方法及其和 VHDL語言在 IC 設計中的應用 并給出了其在RISC8 框架 CPU 核中的下載實例.
上傳時間: 2014-07-11
上傳用戶:lunshaomo
資源簡介:時序乘法器,8位x8位,VHDL語言.仿真驗證過了.多多交流!
上傳時間: 2014-01-14
上傳用戶:lingzhichao
資源簡介:在用VHDL語言設計中應充分利用VHDL語言特點,從設計思想語句運用及描述方法上等多方面對電路進行優化,舉實例.
上傳時間: 2016-02-15
上傳用戶:xymbian
資源簡介:假前做了電子課程設計,感觸頗深。老師安排一個題目,在一周時間里拿出成果。我們從熟悉quartus軟件,到自學VHDL語言,再到設計程序,
上傳時間: 2016-03-11
上傳用戶:bruce5996
資源簡介:用VHDL語言仿真交通燈 用VHDL語言仿真交通燈
上傳時間: 2013-12-23
上傳用戶:zhangyi99104144
資源簡介:用VHDL語言仿真歌曲劉德華的《月老》
上傳時間: 2014-02-22
上傳用戶:ynwbosss
資源簡介:基于VHDL語言的電機設計,內含詳細的設計過程和具體的實驗現象。
上傳時間: 2013-11-30
上傳用戶:qazxsw
資源簡介:eda微波爐程序控制器 初學VHDL語言的控制程序設計
上傳時間: 2014-01-22
上傳用戶:hzy5825468
資源簡介:軟件開發環境:ISE 7.1i 仿真環境:ModelSim SE 6.0 1. 用VHDL語言仿真歌曲劉德華的《月老》
上傳時間: 2014-01-22
上傳用戶:cjl42111
資源簡介:軟件開發環境:ISE 7.1i 仿真環境:ModelSim SE 6.0 1. 用VHDL語言仿真交通燈
上傳時間: 2014-01-24
上傳用戶:李彥東
資源簡介:關于基數分頻技巧設計,基于VHDL語言,對實際設計有幫助
上傳時間: 2017-06-13
上傳用戶:1051290259
資源簡介:利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器(數碼管)之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短(設計過程中即可實現時序仿真)、調試方便、故障率低、修改升級容易等特點。 本設計采用...
上傳時間: 2014-01-02
上傳用戶:LIKE
資源簡介:8-1024可變點數FFT/IFFT變換,VHDL語言設計, 仿真通過,可以很容易綜合.
上傳時間: 2014-01-18
上傳用戶:coeus
資源簡介:基于VHDL語言的實用電梯控制器的設計 源程序經Xilinx公司的Foundation軟件仿真
上傳時間: 2013-12-20
上傳用戶:gyq
資源簡介:基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)
上傳時間: 2013-12-14
上傳用戶:haoxiyizhong
資源簡介:CPLD與8051的總線接口的VHDL設計源碼,包括原理圖,VHDL語言的源程序,仿真波形,設計的詳細說明
上傳時間: 2013-12-27
上傳用戶:lyy1234
資源簡介:基于VHDL語言的多種波形發生器設計源程序及仿真
上傳時間: 2016-02-11
上傳用戶:時代電子小智
資源簡介:PSK調制解調器的設計 我的課程設計 基于VHDL語言的設計與仿真
上傳時間: 2016-02-17
上傳用戶:chenbhdt
資源簡介:用VHDL語言設計維特比 解碼器 是VHDL原代碼用ModelSim XE III 6.3c軟件實現仿真
上傳時間: 2013-12-09
上傳用戶:qiao8960
資源簡介:利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器(數碼管)之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短(設計過程中即可實現時序仿真)、調試方便、故障率低、修改升級容易等特點
上傳時間: 2013-12-26
上傳用戶:qwe1234
資源簡介:算術運算單元ALU的設計,才用VHDL語言編寫,有仿真波形
上傳時間: 2014-01-03
上傳用戶:wl9454
資源簡介:EDA基于VHDL語言的數字頻率計的設計及其仿真
上傳時間: 2017-05-10
上傳用戶:CSUSheep
資源簡介:本程序代碼為DDS的程序代碼。采用VHDL語言設計。可以直接仿真實現,
上傳時間: 2014-01-17
上傳用戶:qwe1234
資源簡介:用VHDL語言設計三人表決器 新建VHDL設計文件并保存 檢查編譯 波形仿真
上傳時間: 2014-12-07
上傳用戶:541657925