VHDL----語言仿真鬧鐘設(shè)計
資源簡介:用VHDL語言仿真鬧鐘設(shè)計 用VHDL語言仿真鬧鐘設(shè)計
上傳時間: 2013-12-11
上傳用戶:15071087253
資源簡介:VHDL----語言仿真鬧鐘設(shè)計
上傳時間: 2017-02-13
上傳用戶:jkhjkh1982
資源簡介:用VHDL語言仿真音樂設(shè)計 用VHDL語言仿真音樂設(shè)計
上傳時間: 2016-11-11
上傳用戶:fandeshun
資源簡介:用VHDL語言仿真乘法器設(shè)計。能夠?qū)崿F(xiàn)一般乘法運算。
上傳時間: 2017-07-18
上傳用戶:xuanchangri
資源簡介:用 VHDL語言實現(xiàn)鬧鐘功能,可用于數(shù)字鐘設(shè)計的單元電路,顯示電路程序。
上傳時間: 2016-06-13
上傳用戶:我干你啊
資源簡介:該系統(tǒng)利用VHDL語言、PLD設(shè)計出租車計費系統(tǒng),以MAX+PLUSⅡ軟件作為開發(fā)平臺,設(shè)計了出租車計費器系統(tǒng)程序并進(jìn)行了程序仿真。使其實現(xiàn)計費以及預(yù)置和模擬汽車啟動、停止、暫停等功能,并動態(tài)掃描顯示車費數(shù)目。
上傳時間: 2017-08-30
上傳用戶:kernaling
資源簡介:摘要 探討了IP 核的驗證與測試的方法及其和 VHDL語言在 IC 設(shè)計中的應(yīng)用 并給出了其在RISC8 框架 CPU 核中的下載實例.
上傳時間: 2014-07-11
上傳用戶:lunshaomo
資源簡介:時序乘法器,8位x8位,VHDL語言.仿真驗證過了.多多交流!
上傳時間: 2014-01-14
上傳用戶:lingzhichao
資源簡介:在用VHDL語言設(shè)計中應(yīng)充分利用VHDL語言特點,從設(shè)計思想語句運用及描述方法上等多方面對電路進(jìn)行優(yōu)化,舉實例.
上傳時間: 2016-02-15
上傳用戶:xymbian
資源簡介:假前做了電子課程設(shè)計,感觸頗深。老師安排一個題目,在一周時間里拿出成果。我們從熟悉quartus軟件,到自學(xué)VHDL語言,再到設(shè)計程序,
上傳時間: 2016-03-11
上傳用戶:bruce5996
資源簡介:用VHDL語言仿真交通燈 用VHDL語言仿真交通燈
上傳時間: 2013-12-23
上傳用戶:zhangyi99104144
資源簡介:用VHDL語言仿真歌曲劉德華的《月老》
上傳時間: 2014-02-22
上傳用戶:ynwbosss
資源簡介:基于VHDL語言的電機設(shè)計,內(nèi)含詳細(xì)的設(shè)計過程和具體的實驗現(xiàn)象。
上傳時間: 2013-11-30
上傳用戶:qazxsw
資源簡介:eda微波爐程序控制器 初學(xué)VHDL語言的控制程序設(shè)計
上傳時間: 2014-01-22
上傳用戶:hzy5825468
資源簡介:軟件開發(fā)環(huán)境:ISE 7.1i 仿真環(huán)境:ModelSim SE 6.0 1. 用VHDL語言仿真歌曲劉德華的《月老》
上傳時間: 2014-01-22
上傳用戶:cjl42111
資源簡介:軟件開發(fā)環(huán)境:ISE 7.1i 仿真環(huán)境:ModelSim SE 6.0 1. 用VHDL語言仿真交通燈
上傳時間: 2014-01-24
上傳用戶:李彥東
資源簡介:關(guān)于基數(shù)分頻技巧設(shè)計,基于VHDL語言,對實際設(shè)計有幫助
上傳時間: 2017-06-13
上傳用戶:1051290259
資源簡介:利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器(數(shù)碼管)之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短(設(shè)計過程中即可實現(xiàn)時序仿真)、調(diào)試方便、故障率低、修改升級容易等特點。 本設(shè)計采用...
上傳時間: 2014-01-02
上傳用戶:LIKE
資源簡介:8-1024可變點數(shù)FFT/IFFT變換,VHDL語言設(shè)計, 仿真通過,可以很容易綜合.
上傳時間: 2014-01-18
上傳用戶:coeus
資源簡介:基于VHDL語言的實用電梯控制器的設(shè)計 源程序經(jīng)Xilinx公司的Foundation軟件仿真
上傳時間: 2013-12-20
上傳用戶:gyq
資源簡介:基于FPGA的分頻器設(shè)計,已經(jīng)通過了仿真(VHDL語言編寫)
上傳時間: 2013-12-14
上傳用戶:haoxiyizhong
資源簡介:CPLD與8051的總線接口的VHDL設(shè)計源碼,包括原理圖,VHDL語言的源程序,仿真波形,設(shè)計的詳細(xì)說明
上傳時間: 2013-12-27
上傳用戶:lyy1234
資源簡介:基于VHDL語言的多種波形發(fā)生器設(shè)計源程序及仿真
上傳時間: 2016-02-11
上傳用戶:時代電子小智
資源簡介:PSK調(diào)制解調(diào)器的設(shè)計 我的課程設(shè)計 基于VHDL語言的設(shè)計與仿真
上傳時間: 2016-02-17
上傳用戶:chenbhdt
資源簡介:用VHDL語言設(shè)計維特比 解碼器 是VHDL原代碼用ModelSim XE III 6.3c軟件實現(xiàn)仿真
上傳時間: 2013-12-09
上傳用戶:qiao8960
資源簡介:利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器(數(shù)碼管)之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短(設(shè)計過程中即可實現(xiàn)時序仿真)、調(diào)試方便、故障率低、修改升級容易等特點
上傳時間: 2013-12-26
上傳用戶:qwe1234
資源簡介:算術(shù)運算單元ALU的設(shè)計,才用VHDL語言編寫,有仿真波形
上傳時間: 2014-01-03
上傳用戶:wl9454
資源簡介:EDA基于VHDL語言的數(shù)字頻率計的設(shè)計及其仿真
上傳時間: 2017-05-10
上傳用戶:CSUSheep
資源簡介:本程序代碼為DDS的程序代碼。采用VHDL語言設(shè)計。可以直接仿真實現(xiàn),
上傳時間: 2014-01-17
上傳用戶:qwe1234
資源簡介:用VHDL語言設(shè)計三人表決器 新建VHDL設(shè)計文件并保存 檢查編譯 波形仿真
上傳時間: 2014-12-07
上傳用戶:541657925