相 關(guān) 資 源

• 用VHDL語言仿真音樂設(shè)計(jì) 用VHDL語言仿真音樂設(shè)計(jì)免費(fèi)下載

  資源簡介：用VHDL語言仿真音樂設(shè)計(jì) 用VHDL語言仿真音樂設(shè)計(jì)

  標(biāo)簽： VHDL 語言 仿真 音樂設(shè)計(jì)

  上傳時(shí)間： 2016-11-11

  上傳用戶：fandeshun

• 用VHDL語言仿真鬧鐘設(shè)計(jì) 用VHDL語言仿真鬧鐘設(shè)計(jì)免費(fèi)下載

  資源簡介：用VHDL語言仿真鬧鐘設(shè)計(jì) 用VHDL語言仿真鬧鐘設(shè)計(jì)

  標(biāo)簽： VHDL 語言 仿真 鬧鐘

  上傳時(shí)間： 2013-12-11

  上傳用戶：15071087253

• VHDL語言應(yīng)用實(shí)例,計(jì)數(shù)器的設(shè)計(jì),用GENERATE語句實(shí)現(xiàn)免費(fèi)下載

  資源簡介：VHDL語言應(yīng)用實(shí)例,計(jì)數(shù)器的設(shè)計(jì),用GENERATE語句實(shí)現(xiàn)

  標(biāo)簽： GENERATE VHDL 語言 應(yīng)用實(shí)例

  上傳時(shí)間： 2015-04-05

  上傳用戶：cjl42111

• 智能全數(shù)字鎖相環(huán)的設(shè)計(jì)用VHDL語言在CPLD上實(shí)現(xiàn)串行通信免費(fèi)下載

  資源簡介：智能全數(shù)字鎖相環(huán)的設(shè)計(jì)用VHDL語言在CPLD上實(shí)現(xiàn)串行通信

  標(biāo)簽： VHDL CPLD 全數(shù)字 串行通信

  上傳時(shí)間： 2014-01-08

  上傳用戶：weiwolkt

• 用VHDL語言仿真交通燈 用VHDL語言仿真交通燈免費(fèi)下載

  資源簡介：用VHDL語言仿真交通燈 用VHDL語言仿真交通燈

  標(biāo)簽： VHDL 語言 仿真 交通燈

  上傳時(shí)間： 2013-12-23

  上傳用戶：zhangyi99104144

• 電梯的設(shè)計(jì)·用來控制6層的電梯設(shè)計(jì)原來·VHDL語言免費(fèi)下載

  資源簡介：電梯的設(shè)計(jì)·用來控制6層的電梯設(shè)計(jì)原來·VHDL語言

  標(biāo)簽： VHDL 電梯 控制 電梯設(shè)計(jì)

  上傳時(shí)間： 2016-11-20

  上傳用戶：tuilp1a

• 基于51和FPGA的邏輯分析儀設(shè)計(jì) 用C語言編寫程序和用VHDL編寫硬件程序設(shè)計(jì)免費(fèi)下載

  資源簡介：基于51和FPGA的邏輯分析儀設(shè)計(jì) 用C語言編寫程序和用VHDL編寫硬件程序設(shè)計(jì)

  標(biāo)簽： FPGA VHDL 編寫 C語言

  上傳時(shí)間： 2013-11-26

  上傳用戶：kr770906

• 基于FPGA的分頻器設(shè)計(jì),已經(jīng)通過了仿真(VHDL語言編寫)免費(fèi)下載

  資源簡介：基于FPGA的分頻器設(shè)計(jì),已經(jīng)通過了仿真(VHDL語言編寫)

  標(biāo)簽： FPGA VHDL 分頻器 仿真

  上傳時(shí)間： 2013-12-14

  上傳用戶：haoxiyizhong

• 由VHDL 語言實(shí)現(xiàn)的AD0809用的是KEIL環(huán)境已經(jīng)得到驗(yàn)證免費(fèi)下載

  資源簡介：由VHDL 語言實(shí)現(xiàn)的AD0809用的是KEIL環(huán)境已經(jīng)得到驗(yàn)證

  標(biāo)簽： VHDL 0809 KEIL AD

  上傳時(shí)間： 2015-12-05

  上傳用戶：ljmwh2000

• PSK調(diào)制解調(diào)器的設(shè)計(jì) 我的課程設(shè)計(jì) 基于VHDL語言的設(shè)計(jì)與仿真免費(fèi)下載

  資源簡介：PSK調(diào)制解調(diào)器的設(shè)計(jì) 我的課程設(shè)計(jì) 基于VHDL語言的設(shè)計(jì)與仿真

  標(biāo)簽： VHDL PSK 調(diào)制解調(diào)器 語言

  上傳時(shí)間： 2016-02-17

  上傳用戶：chenbhdt

• VHDL編寫的異步通信串行口設(shè)計(jì)用Quartus工具編譯免費(fèi)下載

  資源簡介：VHDL編寫的異步通信串行口設(shè)計(jì)用Quartus工具編譯

  標(biāo)簽： Quartus VHDL 編寫 異步通信

  上傳時(shí)間： 2014-01-24

  上傳用戶：ynwbosss

• 一個(gè)用VHDL寫的8051的內(nèi)核,希望對學(xué)習(xí)IC設(shè)計(jì)的同仁有所幫助.免費(fèi)下載

  資源簡介：一個(gè)用VHDL寫的8051的內(nèi)核,希望對學(xué)習(xí)IC設(shè)計(jì)的同仁有所幫助.

  標(biāo)簽： VHDL 8051 IC設(shè)計(jì) 內(nèi)核

  上傳時(shí)間： 2013-12-13

  上傳用戶：腳趾頭

• 這是一段用VHDL語言編寫的程序 用FPGA實(shí)現(xiàn)模糊控制器免費(fèi)下載

  資源簡介：這是一段用VHDL語言編寫的程序 用FPGA實(shí)現(xiàn)模糊控制器

  標(biāo)簽： VHDL FPGA 語言 編寫

  上傳時(shí)間： 2016-08-28

  上傳用戶：nairui21

• 用FPGA實(shí)現(xiàn)模糊控制器 部分用VHDL語言編寫的源程序免費(fèi)下載

  資源簡介：用FPGA實(shí)現(xiàn)模糊控制器 部分用VHDL語言編寫的源程序

  標(biāo)簽： FPGA VHDL 模糊控制器 分

  上傳時(shí)間： 2013-12-17

  上傳用戶：haoxiyizhong

• DDS產(chǎn)生正弦波（VHDL語言）用DDS產(chǎn)生3MHZ的正弦波,VHDL控制語言免費(fèi)下載

  資源簡介：DDS產(chǎn)生正弦波（VHDL語言）用DDS產(chǎn)生3MHZ的正弦波,VHDL控制語言

  標(biāo)簽： VHDL DDS 3MHZ 正弦波

  上傳時(shí)間： 2013-12-30

  上傳用戶：xiaohuanhuan

• 本程序代碼為DDS的程序代碼。采用VHDL語言設(shè)計(jì)。可以直接仿真實(shí)現(xiàn)免費(fèi)下載

  資源簡介：本程序代碼為DDS的程序代碼。采用VHDL語言設(shè)計(jì)。可以直接仿真實(shí)現(xiàn)，

  標(biāo)簽： VHDL DDS 程序 代碼

  上傳時(shí)間： 2014-01-17

  上傳用戶：qwe1234

• 用 硬件描述語言實(shí)現(xiàn)脈寬調(diào)制 VHDL 例子免費(fèi)下載

  資源簡介：用 硬件描述語言實(shí)現(xiàn)脈寬調(diào)制 VHDL 例子

  標(biāo)簽： VHDL 硬件描述語言 脈寬調(diào)制

  上傳時(shí)間： 2014-08-27

  上傳用戶：leehom61

• 一個(gè)航天航空用的Sparc處理器（配美國歐洲宇航局用的R_tems嵌入式操作系統(tǒng)）的VHDL源代碼免費(fèi)下載

  資源簡介：一個(gè)航天航空用的Sparc處理器（配美國歐洲宇航局用的R_tems嵌入式操作系統(tǒng)）的VHDL源代碼，但不能保證版圖設(shè)計(jì)ASIC成功

  標(biāo)簽： R_tems Sparc VHDL 航天

  上傳時(shí)間： 2015-05-05

  上傳用戶：songnanhua

• 在 MAX+PLUS II開發(fā)環(huán)境下采用 VHDL語言 設(shè)計(jì)并實(shí)現(xiàn)了電表抄表器 討論了系統(tǒng)的四個(gè) 組成模塊的設(shè)計(jì)和 VHDL 的實(shí)現(xiàn) 每個(gè)模塊采用 RTL 級描述 整體的生成采用圖形輸入法 通過波形免費(fèi)下載

  資源簡介：在 MAX+PLUS II開發(fā)環(huán)境下采用 VHDL語言 設(shè)計(jì)并實(shí)現(xiàn)了電表抄表器 討論了系統(tǒng)的四個(gè) 組成模塊的設(shè)計(jì)和 VHDL 的實(shí)現(xiàn) 每個(gè)模塊采用 RTL 級描述 整體的生成采用圖形輸入法 通過波形仿真 下載芯片測試 完成了抄表器的功能

  標(biāo)簽： VHDL PLUS MAX RTL

  上傳時(shí)間： 2013-12-26

  上傳用戶：myworkpost

• 我做畢業(yè)設(shè)計(jì)用的單片機(jī)仿真教程免費(fèi)下載

  資源簡介：我做畢業(yè)設(shè)計(jì)用的單片機(jī)仿真教程，希望對各位有用

  標(biāo)簽： 畢業(yè)設(shè)計(jì) 單片機(jī) 仿真教程

  上傳時(shí)間： 2013-08-26

  上傳用戶：libinxny

• I2C控制核設(shè)計(jì),由VHDL語言編寫,使普通I/O端口實(shí)現(xiàn)I2C性能免費(fèi)下載

  資源簡介：I2C控制核設(shè)計(jì),由VHDL語言編寫,使普通I/O端口實(shí)現(xiàn)I2C性能

  標(biāo)簽： I2C VHDL 控制 性能

  上傳時(shí)間： 2013-12-13

  上傳用戶：kiklkook

• 用編寫的集機(jī)器人設(shè)計(jì)、分析、仿真與一體的軟件免費(fèi)下載

  資源簡介：用編寫的集機(jī)器人設(shè)計(jì)、分析、仿真與一體的軟件，非常有工程使用價(jià)值，完全可用！

  標(biāo)簽： 編寫 機(jī)器人設(shè)計(jì) 分 仿真

  上傳時(shí)間： 2013-11-27

  上傳用戶：cxl274287265

• 冒險(xiǎn)游戲的編寫和下拉式菜單的設(shè)計(jì) 用C語言編寫的小游戲以及下拉菜單免費(fèi)下載

  資源簡介：冒險(xiǎn)游戲的編寫和下拉式菜單的設(shè)計(jì) 用C語言編寫的小游戲以及下拉菜單

  標(biāo)簽： 編寫 菜單 冒險(xiǎn)游戲 C語言

  上傳時(shí)間： 2015-04-02

  上傳用戶：ma1301115706

• USB控制器VHDL程（usb_xilinx_VHDL）,用XILINX公司的FPGA實(shí)現(xiàn)免費(fèi)下載

  資源簡介：USB控制器VHDL程（usb_xilinx_VHDL）,用XILINX公司的FPGA實(shí)現(xiàn)

  標(biāo)簽： usb_xilinx_VHDL XILINX FPGA VHDL

  上傳時(shí)間： 2013-12-19

  上傳用戶：cainaifa

• 一個(gè)比較老的C語言編譯器,WAVE的老板本仿真器只能用他免費(fèi)下載

  資源簡介：一個(gè)比較老的C語言編譯器,WAVE的老板本仿真器只能用他

  標(biāo)簽： WAVE 比較 C語言 仿真器

  上傳時(shí)間： 2013-12-18

  上傳用戶：凌云御清風(fēng)

• 溫控系統(tǒng)程序設(shè)計(jì),采用C語言設(shè)計(jì),需用ADOBE READER 閱讀免費(fèi)下載

  資源簡介：溫控系統(tǒng)程序設(shè)計(jì),采用C語言設(shè)計(jì),需用ADOBE READER 閱讀

  標(biāo)簽： READER ADOBE 溫控系統(tǒng) C語言

  上傳時(shí)間： 2015-05-30

  上傳用戶：talenthn

• VHDL語言編寫的中斷模塊,是個(gè)一般性的設(shè)計(jì),可以很容易修改到你自己的設(shè)計(jì)中去.免費(fèi)下載

  資源簡介：VHDL語言編寫的中斷模塊,是個(gè)一般性的設(shè)計(jì),可以很容易修改到你自己的設(shè)計(jì)中去.

  標(biāo)簽： VHDL 語言 編寫 中斷模塊

  上傳時(shí)間： 2015-06-03

  上傳用戶：英雄

• 數(shù)字均衡器是通訊信道抗碼間干擾的重要環(huán)節(jié),這是一個(gè)用VHDL寫的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個(gè)模塊FILTER,ERR_DECISION,ADJUST 希望對大家有用.免費(fèi)下載

  資源簡介：數(shù)字均衡器是通訊信道抗碼間干擾的重要環(huán)節(jié),這是一個(gè)用VHDL寫的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個(gè)模塊FILTER,ERR_DECISION,ADJUST 希望對大家有用.

  標(biāo)簽： ERR_DECISION SYNPLIFY FILTER ADJUST

  上傳時(shí)間： 2015-06-09

  上傳用戶：cazjing

• 基于c語言的程序設(shè)計(jì),程序簡單易用,能夠縮短時(shí)間,特別適用于c語言開發(fā)免費(fèi)下載

  資源簡介：基于c語言的程序設(shè)計(jì),程序簡單易用,能夠縮短時(shí)間,特別適用于c語言開發(fā)

  標(biāo)簽： c語言 程序設(shè)計(jì) 程序

  上傳時(shí)間： 2015-06-13

  上傳用戶：1159797854

• UML不是一種程序設(shè)計(jì)語言,但我們可以用代碼生成器將UML模型轉(zhuǎn)換為多種程序設(shè)計(jì)語言代碼,或使用反向生成器工具將程序源代碼轉(zhuǎn)換為UML模型 此模型正是 UML設(shè)計(jì)建模的一個(gè)實(shí)例：圖書館信息系統(tǒng)希望免費(fèi)下載

  資源簡介：UML不是一種程序設(shè)計(jì)語言,但我們可以用代碼生成器將UML模型轉(zhuǎn)換為多種程序設(shè)計(jì)語言代碼,或使用反向生成器工具將程序源代碼轉(zhuǎn)換為UML模型 此模型正是 UML設(shè)計(jì)建模的一個(gè)實(shí)例：圖書館信息系統(tǒng)希望有興趣的朋友下載

  標(biāo)簽： UML 程序設(shè)計(jì)語言 模型 代碼生成器

  上傳時(shí)間： 2013-12-18

  上傳用戶：AbuGe