本文為用vhdl語言編寫的2進(jìn)制到10進(jìn)制轉(zhuǎn)換的程序，為doc格式，使用前復(fù)制于maxplus等相應(yīng)軟件中使用。
資源簡介：本文為用vhdl語言編寫的2進(jìn)制到10進(jìn)制轉(zhuǎn)換的程序，為doc格式，使用前復(fù)制于maxplus等相應(yīng)軟件中使用。
上傳時間： 2013-12-21
上傳用戶：zjf3110
資源簡介：本文為用vhdl語言編寫的38譯碼器，為doc格式，請先復(fù)制到相應(yīng)軟件例如maxplus中再使用。
上傳時間： 2013-12-21
上傳用戶：思琦琦
資源簡介：該程序為用vhdl語言編寫的彩燈控制程序！ 通過狀態(tài)機(jī)實(shí)現(xiàn)三個彩燈的狀態(tài)裝換，紅燈亮2秒，綠燈亮3秒，黃燈亮1秒！ 時鐘頻率為1HZ！ 通過該程序也可以改成交通燈的情況
上傳時間： 2014-01-03
上傳用戶：qunquan
資源簡介：七位巴克碼生成代碼 用vhdl語言編寫。將代碼復(fù)制到quartus里面就可以用了
上傳時間： 2016-12-18
上傳用戶：lps11188
資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA的PS/2鼠標(biāo)鍵盤控制模塊
上傳時間： 2013-12-18
上傳用戶：星仔
資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA的PS/2鼠標(biāo)與VGA控制模塊
上傳時間： 2016-02-04
上傳用戶：chfanjiang
資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA的PS/2和VGA控制顯示控制器
上傳時間： 2014-11-18
上傳用戶：英雄
資源簡介：接收解碼用vhdl語言編寫程序，在EDA實(shí)驗板上實(shí)現(xiàn)解碼，要求具有以下功能： （a）將一體化紅外接收解調(diào)器的輸出信號解碼（12個單擊鍵、6個連續(xù)鍵，單擊鍵編號為7－18，連續(xù)鍵編碼為1－6），在EDA實(shí)驗板上用七段數(shù)碼管顯示出來； （b）當(dāng)按下遙控器1—6號連續(xù)...
上傳時間： 2016-07-05
上傳用戶：libinxny
資源簡介：用vhdl語言編寫的彈球游戲，控制擋板接住在屏幕上反彈的小球。 顯示輸出為標(biāo)準(zhǔn)VGA信號，可直接連接VGA顯示器。 可用QuartusII軟件下載到FPGA中進(jìn)行實(shí)現(xiàn)。
上傳時間： 2013-12-05
上傳用戶：wangzhen1990
資源簡介：用vhdl語言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
上傳時間： 2013-09-05
上傳用戶：龍飛艇
資源簡介：此文件為用c語言編寫的查找算法
上傳時間： 2015-02-09
上傳用戶：ywqaxiwang
資源簡介：用vhdl語言編寫的三人表決器，多數(shù)服從少數(shù)，或者一致通過。
上傳時間： 2014-01-11
上傳用戶：cc1915
資源簡介：嵌入式系統(tǒng)的乘法器試驗報告 包括源代碼 用vhdl語言編寫
上傳時間： 2013-12-26
上傳用戶：wang5829
資源簡介：是一個用vhdl語言編寫的pwm程序，可以方便地用來和nios連接，實(shí)現(xiàn)對nios的功能擴(kuò)展。
上傳時間： 2015-04-04
上傳用戶：xiaohuanhuan
資源簡介：用vhdl語言編寫的FFT程序，有些參考價值哦
上傳時間： 2013-12-20
上傳用戶：lifangyuan12
資源簡介：用vhdl語言編寫的自動售貨機(jī)程序，下載到EDA實(shí)驗板上可實(shí)現(xiàn)基本的買貨售貨找零顯示總錢等功能。
上傳時間： 2015-04-30
上傳用戶：181992417
資源簡介：這個是用vhdl語言編寫的除法器,僅僅供大家參考.
上傳時間： 2013-12-15
上傳用戶：金宜
資源簡介：用vhdl語言編寫的語言,可以利用MODELSIM進(jìn)行仿真.對于初學(xué)者,則更有參考價值.
上傳時間： 2015-05-14
上傳用戶：13188549192
資源簡介：全加器的詳細(xì)設(shè)計思路和用vhdl語言編寫的詳細(xì)源代碼
上傳時間： 2014-01-12
上傳用戶：zhaiyanzhong
資源簡介：用vhdl語言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
上傳時間： 2015-06-23
上傳用戶：vodssv
資源簡介：用vhdl語言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
上傳時間： 2014-01-02
上傳用戶：Late_Li
資源簡介：用vhdl語言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
上傳時間： 2013-11-29
上傳用戶：jyycc
資源簡介：這是一個用vhdl語言編寫的并口轉(zhuǎn)串口程序，在altera開發(fā)系統(tǒng)下驗證通過，運(yùn)用于開發(fā)板與計算機(jī)之間的通信，源程序可以提供參考
上傳時間： 2014-12-21
上傳用戶：cylnpy
資源簡介：用vhdl語言編寫的LED顯示器驅(qū)動電路的設(shè)計源程序
上傳時間： 2015-07-27
上傳用戶：cuiyashuo
資源簡介：一個用vhdl語言編寫的全加器，是數(shù)字電路EDA設(shè)計的一個例子，可能不太特別，但是應(yīng)該可以用一下的。
上傳時間： 2014-10-29
上傳用戶：ayfeixiao
資源簡介：該程序為用c語言編寫的基于TCP/IP協(xié)議下的 接收程序，對于初入門者是一個很好的參考
上傳時間： 2014-11-30
上傳用戶：王者A
資源簡介：這是用vhdl 語言編寫的參數(shù)可以直接設(shè)置的2n倍時鐘分頻器，在運(yùn)用時，不需要閱讀vhdl源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。
上傳時間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
資源簡介：用vhdl語言編寫的三位二進(jìn)制的乘法器，其原理是每位相乘后再錯位相加
上傳時間： 2014-08-31
上傳用戶：66666
資源簡介：用vhdl語言編寫的兩個四位二進(jìn)制數(shù)相減，其結(jié)果會出現(xiàn)進(jìn)位
上傳時間： 2015-08-25
上傳用戶：daoxiang126
資源簡介：用vhdl語言編寫的串口通信程序 通過仿真驗證
上傳時間： 2015-08-29
上傳用戶：bruce5996
