相 關(guān) 資 源

• 本文為用vhdl語言編寫的38譯碼器免費(fèi)下載

  資源簡(jiǎn)介：本文為用vhdl語言編寫的38譯碼器，為doc格式，請(qǐng)先復(fù)制到相應(yīng)軟件例如maxplus中再使用。

  標(biāo)簽： vhdl 語言 編寫 譯碼器

  上傳時(shí)間： 2013-12-21

  上傳用戶：思琦琦

• 本文為用vhdl語言編寫的2進(jìn)制到10進(jìn)制轉(zhuǎn)換的程序免費(fèi)下載

  資源簡(jiǎn)介：本文為用vhdl語言編寫的2進(jìn)制到10進(jìn)制轉(zhuǎn)換的程序，為doc格式，使用前復(fù)制于maxplus等相應(yīng)軟件中使用。

  標(biāo)簽： vhdl 語言 編寫 程序

  上傳時(shí)間： 2013-12-21

  上傳用戶：zjf3110

• 該程序?yàn)橛?font style="color:red">vhdl語言編寫的彩燈控制程序！ 通過狀態(tài)機(jī)實(shí)現(xiàn)三個(gè)彩燈的狀態(tài)裝換免費(fèi)下載

  資源簡(jiǎn)介：該程序?yàn)橛胿hdl語言編寫的彩燈控制程序！ 通過狀態(tài)機(jī)實(shí)現(xiàn)三個(gè)彩燈的狀態(tài)裝換，紅燈亮2秒，綠燈亮3秒，黃燈亮1秒！ 時(shí)鐘頻率為1HZ！ 通過該程序也可以改成交通燈的情況

  標(biāo)簽： vhdl 程序 狀態(tài) 彩燈控制

  上傳時(shí)間： 2014-01-03

  上傳用戶：qunquan

• 一個(gè)用vhdl語言編寫的全加器免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用vhdl語言編寫的全加器，是數(shù)字電路EDA設(shè)計(jì)的一個(gè)例子，可能不太特別，但是應(yīng)該可以用一下的。

  標(biāo)簽： vhdl 語言 編寫 全加器

  上傳時(shí)間： 2014-10-29

  上傳用戶：ayfeixiao

• 基于fpga和sopc的用vhdl語言編寫的EDA比較器和D/A器件實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于fpga和sopc的用vhdl語言編寫的EDA比較器和D/A器件實(shí)現(xiàn)

  標(biāo)簽： fpga vhdl sopc EDA

  上傳時(shí)間： 2013-12-15

  上傳用戶：xz85592677

• 基于quartus II軟件 用verilog 語言描述的38譯碼器免費(fèi)下載

  資源簡(jiǎn)介：基于quartus II軟件 用verilog 語言描述的38譯碼器

  標(biāo)簽： quartus verilog 軟件 語言

  上傳時(shí)間： 2013-12-01

  上傳用戶：wweqas

• 基于fpga和sopc的用vhdl語言編寫的EDA采樣高速A/D的存儲(chǔ)示波器免費(fèi)下載

  資源簡(jiǎn)介：基于fpga和sopc的用vhdl語言編寫的EDA采樣高速A/D的存儲(chǔ)示波器

  標(biāo)簽： fpga vhdl sopc EDA

  上傳時(shí)間： 2016-02-04

  上傳用戶：Late_Li

• 用vhdl語言編寫的彈球游戲免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的彈球游戲，控制擋板接住在屏幕上反彈的小球。 顯示輸出為標(biāo)準(zhǔn)VGA信號(hào)，可直接連接VGA顯示器。 可用QuartusII軟件下載到FPGA中進(jìn)行實(shí)現(xiàn)。

  標(biāo)簽： vhdl 語言 編寫

  上傳時(shí)間： 2013-12-05

  上傳用戶：wangzhen1990

• 用vhdl語言編寫的代碼免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！

  標(biāo)簽： vhdl 語言 編寫 代碼

  上傳時(shí)間： 2013-09-05

  上傳用戶：龍飛艇

• 此文件為用c語言編寫的查找算法免費(fèi)下載

  資源簡(jiǎn)介：此文件為用c語言編寫的查找算法

  標(biāo)簽： c語言 編寫 查找算法

  上傳時(shí)間： 2015-02-09

  上傳用戶：ywqaxiwang

• 用vhdl語言編寫的三人表決器免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的三人表決器，多數(shù)服從少數(shù)，或者一致通過。

  標(biāo)簽： vhdl 語言 編寫 三人表決器

  上傳時(shí)間： 2014-01-11

  上傳用戶：cc1915

• 是一個(gè)用vhdl語言編寫的pwm程序免費(fèi)下載

  資源簡(jiǎn)介：是一個(gè)用vhdl語言編寫的pwm程序，可以方便地用來和nios連接，實(shí)現(xiàn)對(duì)nios的功能擴(kuò)展。

  標(biāo)簽： vhdl pwm 語言 編寫

  上傳時(shí)間： 2015-04-04

  上傳用戶：xiaohuanhuan

• 用vhdl語言編寫的FFT程序免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的FFT程序，有些參考價(jià)值哦

  標(biāo)簽： vhdl FFT 語言 編寫

  上傳時(shí)間： 2013-12-20

  上傳用戶：lifangyuan12

• 用vhdl語言編寫的自動(dòng)售貨機(jī)程序免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的自動(dòng)售貨機(jī)程序，下載到EDA實(shí)驗(yàn)板上可實(shí)現(xiàn)基本的買貨售貨找零顯示總錢等功能。

  標(biāo)簽： vhdl 語言 編寫 程序

  上傳時(shí)間： 2015-04-30

  上傳用戶：181992417

• 這個(gè)是用vhdl語言編寫的除法器,僅僅供大家參考.免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)是用vhdl語言編寫的除法器,僅僅供大家參考.

  標(biāo)簽： vhdl 語言 編寫 家

  上傳時(shí)間： 2013-12-15

  上傳用戶：金宜

• 用vhdl語言編寫的語言,可以利用MODELSIM進(jìn)行仿真.對(duì)于初學(xué)者,則更有參考價(jià)值.免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的語言,可以利用MODELSIM進(jìn)行仿真.對(duì)于初學(xué)者,則更有參考價(jià)值.

  標(biāo)簽： MODELSIM vhdl 語言 編寫

  上傳時(shí)間： 2015-05-14

  上傳用戶：13188549192

• 全加器的詳細(xì)設(shè)計(jì)思路和用vhdl語言編寫的詳細(xì)源代碼免費(fèi)下載

  資源簡(jiǎn)介：全加器的詳細(xì)設(shè)計(jì)思路和用vhdl語言編寫的詳細(xì)源代碼

  標(biāo)簽： vhdl 全加器 詳細(xì)設(shè)計(jì) 編寫

  上傳時(shí)間： 2014-01-12

  上傳用戶：zhaiyanzhong

• 用vhdl語言編寫的代碼免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！

  標(biāo)簽： vhdl 語言 編寫 代碼

  上傳時(shí)間： 2015-06-23

  上傳用戶：vodssv

• 用vhdl語言編寫的代碼免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！

  標(biāo)簽： vhdl 語言 編寫 代碼

  上傳時(shí)間： 2014-01-02

  上傳用戶：Late_Li

• 用vhdl語言編寫的代碼免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！

  標(biāo)簽： vhdl 語言 編寫 代碼

  上傳時(shí)間： 2013-11-29

  上傳用戶：jyycc

• 這是一個(gè)用vhdl語言編寫的并口轉(zhuǎn)串口程序免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用vhdl語言編寫的并口轉(zhuǎn)串口程序，在altera開發(fā)系統(tǒng)下驗(yàn)證通過，運(yùn)用于開發(fā)板與計(jì)算機(jī)之間的通信，源程序可以提供參考

  標(biāo)簽： vhdl 語言 編寫 并口

  上傳時(shí)間： 2014-12-21

  上傳用戶：cylnpy

• 用vhdl語言編寫的LED顯示器驅(qū)動(dòng)電路的設(shè)計(jì)源程序免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的LED顯示器驅(qū)動(dòng)電路的設(shè)計(jì)源程序

  標(biāo)簽： vhdl LED 語言 編寫

  上傳時(shí)間： 2015-07-27

  上傳用戶：cuiyashuo

• 該程序?yàn)橛胏語言編寫的基于TCP/IP協(xié)議下的 接收程序免費(fèi)下載

  資源簡(jiǎn)介：該程序?yàn)橛胏語言編寫的基于TCP/IP協(xié)議下的 接收程序，對(duì)于初入門者是一個(gè)很好的參考

  標(biāo)簽： TCP IP 程序 c語言

  上傳時(shí)間： 2014-11-30

  上傳用戶：王者A

• 這是用vhdl 語言編寫的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器免費(fèi)下載

  資源簡(jiǎn)介：這是用vhdl 語言編寫的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器，在運(yùn)用時(shí)，不需要閱讀vhdl源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。

  標(biāo)簽： vhdl 語言 編寫 參數(shù)

  上傳時(shí)間： 2015-08-23

  上傳用戶：xinyuzhiqiwuwu

• 用vhdl語言編寫的三位二進(jìn)制的乘法器免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的三位二進(jìn)制的乘法器，其原理是每位相乘后再錯(cuò)位相加

  標(biāo)簽： vhdl 語言 編寫 二進(jìn)制

  上傳時(shí)間： 2014-08-31

  上傳用戶：66666

• 用vhdl語言編寫的兩個(gè)四位二進(jìn)制數(shù)相減免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的兩個(gè)四位二進(jìn)制數(shù)相減，其結(jié)果會(huì)出現(xiàn)進(jìn)位

  標(biāo)簽： vhdl 語言 編寫 二進(jìn)制數(shù)

  上傳時(shí)間： 2015-08-25

  上傳用戶：daoxiang126

• 用vhdl語言編寫的串口通信程序 通過仿真驗(yàn)證免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的串口通信程序 通過仿真驗(yàn)證

  標(biāo)簽： vhdl 語言 編寫 串口通信

  上傳時(shí)間： 2015-08-29

  上傳用戶：bruce5996

• 用vhdl語言編寫的異步通信控制器源代碼程序免費(fèi)下載

  資源簡(jiǎn)介：用vhdl語言編寫的異步通信控制器源代碼程序

  標(biāo)簽： vhdl 語言 編寫 異步通信

  上傳時(shí)間： 2014-01-23

  上傳用戶：caixiaoxu26

• 這是用vhdl語言編寫的一個(gè)DDS頻率合成器的源程序免費(fèi)下載

  資源簡(jiǎn)介：這是用vhdl語言編寫的一個(gè)DDS頻率合成器的源程序

  標(biāo)簽： vhdl DDS 語言 編寫

  上傳時(shí)間： 2013-12-27

  上傳用戶：lijinchuan

• 一個(gè)用vhdl語言編寫的加法器免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用vhdl語言編寫的加法器，希望大家能夠得到啟示。

  標(biāo)簽： vhdl 語言 編寫 加法器

  上傳時(shí)間： 2014-02-22

  上傳用戶：wanghui2438