亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > // -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial //

// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial //

資 源 簡 介

// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISHBONE Master // Supported cycles: MASTER, READ/WRITE // MASTER, BLOCK READ/WRITE // MASTER, RMW // Data port, size: 8, 16, 32-bit // Data port, granularity 8-bit // Data port, Max. operand size 32-bit // Data transfer ordering: little endian // Data transfer sequencing: undefined

相 關 資 源

主站蜘蛛池模板: 信阳市| 云林县| 云阳县| 黄陵县| 宜兰县| 双城市| 万盛区| 莱阳市| 民乐县| 溧水县| 临海市| 临武县| 瑞昌市| 兖州市| 渝北区| 平舆县| 凤山市| 雷州市| 项城市| 乌兰浩特市| 栾城县| 北安市| 玉田县| 时尚| 鸡泽县| 隆林| 容城县| 亳州市| 灵宝市| 牟定县| 越西县| 颍上县| 繁昌县| 吴堡县| 南京市| 河间市| 武汉市| 保康县| 那坡县| 普格县| 丘北县|