亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > // -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial //

// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial //

資 源 簡(jiǎn) 介

// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISHBONE Master // Supported cycles: MASTER, READ/WRITE // MASTER, BLOCK READ/WRITE // MASTER, RMW // Data port, size: 8, 16, 32-bit // Data port, granularity 8-bit // Data port, Max. operand size 32-bit // Data transfer ordering: little endian // Data transfer sequencing: undefined

相 關(guān) 資 源

主站蜘蛛池模板: 田阳县| 溧阳市| 盘锦市| 扬州市| 宾川县| 巫溪县| 闽侯县| 庆安县| 白水县| 平凉市| 钦州市| 敦煌市| 富民县| 肃宁县| 遵义县| 当涂县| 利津县| 平陆县| 英超| 万山特区| 贡觉县| 石台县| 合阳县| 德清县| 塘沽区| 汶上县| 阿合奇县| 遂溪县| 招远市| 庆云县| 山丹县| 加查县| 申扎县| 郴州市| 柞水县| 乐东| 嘉鱼县| 察雅县| 乌海市| 达拉特旗| 松江区|