亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲(chóng)蟲(chóng)下載站 > 資源下載 > VHDL/FPGA/Verilog > // -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial //

// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial //

資 源 簡(jiǎn) 介

// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISHBONE Master // Supported cycles: MASTER, READ/WRITE // MASTER, BLOCK READ/WRITE // MASTER, RMW // Data port, size: 8, 16, 32-bit // Data port, granularity 8-bit // Data port, Max. operand size 32-bit // Data transfer ordering: little endian // Data transfer sequencing: undefined

相 關(guān) 資 源

主站蜘蛛池模板: 茶陵县| 白城市| 定州市| 乌恰县| 合阳县| 东乌珠穆沁旗| 达拉特旗| 平定县| 竹北市| 景泰县| 金沙县| 图们市| 张北县| 卢氏县| 黄平县| 高州市| 平南县| 新田县| 上饶市| 民勤县| 昭平县| 连山| 宽甸| 江山市| 镇康县| 汾阳市| 桓台县| 新乡县| 乐至县| 西华县| 曲周县| 宁南县| 许昌市| 磐安县| 深水埗区| 靖安县| 成安县| 苏州市| 镶黄旗| 桑日县| 宜兰县|