ip核，藍(lán)牙bluetooth的fpga硬件實(shí)現(xiàn)
資源簡(jiǎn)介：隨著計(jì)算機(jī)及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴(kuò)展等方面存在的缺陷愈來愈不可回避，并逐漸成為計(jì)算機(jī)通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價(jià)格便宜、使用方便、靈活...
上傳時(shí)間： 2013-06-30
上傳用戶：nanfeicui
資源簡(jiǎn)介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為...
上傳時(shí)間： 2013-06-12
上傳用戶：mqien
資源簡(jiǎn)介：單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前...
上傳時(shí)間： 2013-06-21
上傳用戶：stampede
資源簡(jiǎn)介：本文介紹了一個(gè)基于CPLD／FPGA的嵌入式IP核設(shè)計(jì)。論文在闡述可編程邏輯器件及其發(fā)展趨勢(shì)的基礎(chǔ)上，探討了知識(shí)產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計(jì)以及數(shù)字信號(hào)傳輸與處理的速度要求。結(jié)合國(guó)內(nèi)外對(duì)CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的...
上傳時(shí)間： 2013-07-05
上傳用戶：隱界最新
資源簡(jiǎn)介：結(jié)合視頻壓縮的理論以及IP核設(shè)計(jì)中對(duì)于仿真驗(yàn)證的要求,本文設(shè)計(jì)了視頻壓縮IP核FPGA仿真驗(yàn)證平臺(tái).其硬件子平臺(tái)以Xilinx公司XC2V3000為核心,針對(duì)視頻壓縮IP核應(yīng)用仿真要求設(shè)計(jì)外圍電路,構(gòu)建一個(gè)視頻壓縮IP核的硬件仿真原型,采用運(yùn)行于上位機(jī)上的控制和驅(qū)動(dòng)軟件...
上傳時(shí)間： 2013-05-31
上傳用戶：ikemada
資源簡(jiǎn)介：單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前...
上傳時(shí)間： 2013-04-24
上傳用戶：1417818867
資源簡(jiǎn)介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為...
上傳時(shí)間： 2013-04-24
上傳用戶：rockjablew
資源簡(jiǎn)介：隨著雷達(dá)信號(hào)處理技術(shù)的不斷發(fā)展，通用化、系統(tǒng)化、模塊化的設(shè)計(jì)標(biāo)準(zhǔn)日益受到人們的重視，而FPGA和可復(fù)用IP核技術(shù)的發(fā)展使之成為可能。文中從三個(gè)方面進(jìn)行IP內(nèi)核的開發(fā)，一是采用硬件描述語言實(shí)現(xiàn)雷達(dá)信號(hào)處理IP核設(shè)計(jì)；二...
上傳時(shí)間： 2013-05-21
上傳用戶：tccc
資源簡(jiǎn)介：基于FPGA的3D圖像處理器IP核的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-05-18
上傳用戶：1101055045
資源簡(jiǎn)介：altera的FFT IP核的用戶手冊(cè)，介紹了如何使用ALTERA IP核生成FFT核，如何設(shè)置參數(shù)并講述了如何仿真，適用于通信方面的FPGA設(shè)計(jì)工程師，學(xué)生
上傳時(shí)間： 2013-04-24
上傳用戶：wanqunsheng
資源簡(jiǎn)介：ALTERA的spi的ip核，里面有詳細(xì)的過程歡迎下載
上傳時(shí)間： 2013-04-24
上傳用戶：z1191176801
資源簡(jiǎn)介：在測(cè)控系統(tǒng)中用IP核實(shí)現(xiàn)DA轉(zhuǎn)換.doc
上傳時(shí)間： 2013-08-13
上傳用戶：13736136189
資源簡(jiǎn)介：關(guān)于FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼。
上傳時(shí)間： 2013-09-03
上傳用戶：tsfh
資源簡(jiǎn)介：設(shè)計(jì)了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優(yōu)化內(nèi)部的結(jié)構(gòu)，通過采用流水線技術(shù)、指令映射技術(shù)、指令預(yù)取技術(shù)、微代碼技術(shù)等極大的提高了IP核的工作速度，使IP核在100MHz時(shí)鐘下，能夠單周期執(zhí)行一條指令。本設(shè)計(jì)使用Modelsim軟件完成了功...
上傳時(shí)間： 2013-11-02
上傳用戶：gundan
資源簡(jiǎn)介：本文介紹了利用EDA技術(shù)設(shè)計(jì)出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經(jīng)過驗(yàn)證獲得了滿意的效果。
上傳時(shí)間： 2013-10-28
上傳用戶：標(biāo)點(diǎn)符號(hào)
資源簡(jiǎn)介：本文介紹了利用EDA技術(shù)設(shè)計(jì)出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經(jīng)過驗(yàn)證獲得了滿意的效果。
上傳時(shí)間： 2013-11-14
上傳用戶：qq1604324866
資源簡(jiǎn)介：用VHDL語言進(jìn)行MCS－51兼容單片機(jī)ip核開發(fā) ?
上傳時(shí)間： 2013-10-28
上傳用戶：nem567397
資源簡(jiǎn)介： QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 作者：雷達(dá)室 以設(shè)計(jì)雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；
上傳時(shí)間： 2014-12-28
上傳用戶：fghygef
資源簡(jiǎn)介：基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)
上傳時(shí)間： 2013-11-04
上傳用戶：bensonlly
資源簡(jiǎn)介：ISE新建工程及使用IP核步驟詳解
上傳時(shí)間： 2013-11-18
上傳用戶：peterli123456
資源簡(jiǎn)介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時(shí)間： 2013-11-06
上傳用戶：songkun
資源簡(jiǎn)介：介紹一款基于SOPC的TFT-LCD觸控屏控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)。采用Verilog HDL作控制器的模塊設(shè)計(jì)，并用ModelSim仿真測(cè)試，驗(yàn)證其正確性；利用嵌入式SOPC開發(fā)工具，在開發(fā)板上完成觸控屏顯示驅(qū)動(dòng)及其控制模塊的系統(tǒng)設(shè)計(jì)，給出系統(tǒng)硬、軟件設(shè)計(jì)，實(shí)現(xiàn)TFT-LCD觸控...
上傳時(shí)間： 2013-12-24
上傳用戶：sdq_123
資源簡(jiǎn)介：介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點(diǎn)，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設(shè)計(jì)和實(shí)現(xiàn)。通過將設(shè)計(jì)好的UART IP核集成到SoPC系統(tǒng)中加以驗(yàn)證，證明了所設(shè)計(jì)的UART IP核可以正常工作。該設(shè)計(jì)方案為其他基于SoPC系統(tǒng)IP核...
上傳時(shí)間： 2013-11-12
上傳用戶：894448095
資源簡(jiǎn)介： IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_f...
上傳時(shí)間： 2013-10-20
上傳用戶：lingfei
資源簡(jiǎn)介：定制簡(jiǎn)單LED的IP核的設(shè)計(jì)源代碼
上傳時(shí)間： 2013-10-19
上傳用戶：gyq
資源簡(jiǎn)介： QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 作者：雷達(dá)室 以設(shè)計(jì)雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；
上傳時(shí)間： 2013-10-18
上傳用戶：909000580
資源簡(jiǎn)介：基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)
上傳時(shí)間： 2013-10-19
上傳用戶：wudu0932
資源簡(jiǎn)介：ISE新建工程及使用IP核步驟詳解
上傳時(shí)間： 2015-01-01
上傳用戶：liuxinyu2016
資源簡(jiǎn)介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時(shí)間： 2013-12-22
上傳用戶：forzalife
資源簡(jiǎn)介： IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_f...
上傳時(shí)間： 2013-11-02
上傳用戶：誰偷了我的麥兜
