verilog設計的4位頻率計,可以測量方波、三角波、正弦波;測量范圍10Hz~10MHz,測量分辨率1Hz,測量誤差1 Hz;測量通道靈敏度50mv
資源簡介:verilog設計的4位頻率計,可以測量方波、三角波、正弦波;測量范圍10Hz~10MHz,測量分辨率1Hz,測量誤差1 Hz;測量通道靈敏度50mv
上傳時間: 2013-12-30
上傳用戶:diets
資源簡介:xilinx實現4位頻率計,可測量從1HZ到9999HZ的頻率信號,并將被測的信號頻率輸出顯示到實驗儀的數碼管上。
上傳時間: 2016-03-01
上傳用戶:pinksun9
資源簡介:用verilog編寫的4位ALU,由算術運算模塊、邏輯運算模塊、選擇模塊組成
上傳時間: 2014-01-04
上傳用戶:Amygdala
資源簡介:利用verilog設計的16位CPU的設計案例,適合感興趣的學習者學習,可以提高自己的能力,大家可以多交流哈
上傳時間: 2022-05-16
上傳用戶:得之我幸78
資源簡介:基于verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示 9.4.1 脈沖頻率的測量原理 9.4.2 頻率計的工作原理 9.4.3 頻率測量模塊的設計與實現 9.4.4 while循環語句的使用方法 9.4.5 門控信號發生模塊的設計與實現 9...
上傳時間: 2013-12-01
上傳用戶:frank1234
資源簡介:verilog HDL下的4 位數字頻率計控制模塊源代碼
上傳時間: 2016-11-25
上傳用戶:ainimao
資源簡介:頻率計VHDL編程。設計一個4位數字顯示的十進制頻率計,其測量范圍為1MHz,測量值通過4個數碼管顯示以8421BCD碼形式輸出,可通過開關實現量程控制,量程分10kHz、100kHz、1MHz三檔(最大讀數分別為9.999kHz、99.99kHz、999.9kHz); 當輸入信號的頻率大于相應量...
上傳時間: 2014-01-15
上傳用戶:鳳臨西北
資源簡介: (1)設計一個4位十進制的頻率計其測量范圍1Hz~9.999KHz;6 N3 G8 k( U- @ n* A (2)記數過程結束后,保存并顯示結果;
上傳時間: 2017-08-21
上傳用戶:LIKE
資源簡介:一﹑指標要求:. A: f5 b G A( d8 n (1)設計一個4位十進制的頻率計其測量范圍1Hz~9.999KHz;6 N3 G8 k( U- @ n* A (2)記數過程結束后,保存并顯示結果;
上傳時間: 2014-01-07
上傳用戶:妄想演繹師
資源簡介:采用等精度測頻原理的頻率計的程序與仿真 --文件名:PLJ.vhd。 --功能:4位顯示的等精度頻率計。
上傳時間: 2013-11-26
上傳用戶:aysyzxzm
資源簡介:用verilog寫的8位十進制頻率計 注釋非常清晰 有助菜鳥學習
上傳時間: 2013-12-09
上傳用戶:1966640071
資源簡介:基于VHDL語言的高精度頻率計的設計,已通過實驗測試
上傳時間: 2015-05-24
上傳用戶:zhangjinzj
資源簡介:我暑假課程設計做的題目,電子頻率計的設計 包括源碼和電路圖 還有實物照片
上傳時間: 2015-09-18
上傳用戶:songrui
資源簡介:一個基于quartus2的等精度頻率計的設計,主要采用的verilogHDL語言
上傳時間: 2015-11-22
上傳用戶:gaome
資源簡介:用verilog語言編寫的4位算術邏輯單元ALU,功能參考74181,包含.v文件以及測試用.vwf文件
上傳時間: 2016-09-28
上傳用戶:1583060504
資源簡介:這是數字電路中常用的數字頻率設計!介紹了頻率計相關問題
上傳時間: 2014-01-10
上傳用戶:lifangyuan12
資源簡介:本文描述的是數字式頻率計的設計過程,其中包含了所用到的VHDl語言的源代碼,和仿真圖型,是比較完整描述的設計數字頻率計的文章
上傳時間: 2013-12-23
上傳用戶:520
資源簡介:頻率計是常用的測量儀器,它通過對單位時間內的信號脈沖進行計數,從而測量出信號的頻率。設計一個6位頻率計,可以測量1~999 999 Hz的信號頻率。
上傳時間: 2013-12-12
上傳用戶:bibirnovis
資源簡介:基于FPGA的等精度頻率計的設計與實現這是一份非常不錯的資料,歡迎下載,希望對您有幫助!
上傳時間: 2021-12-27
上傳用戶:
資源簡介:基于FPGA的高精度頻率計設計實驗.適合新手學習參考
上傳時間: 2022-04-26
上傳用戶:bluedrops
資源簡介:基于51單片機的數字數字頻率計設計與仿真文件分享,含源碼及protues仿真
上傳時間: 2022-07-17
上傳用戶:qdxqdxqdxqdx
資源簡介:用VHDL設計一個4位二進制并行半加器,要求將被加數、加數和加法運算和用動態掃描的方式共陰數碼管一同時顯示出
上傳時間: 2014-11-24
上傳用戶:haohaoxuexi
資源簡介:用QUARTUS編譯通過的等精度頻率計,我錯誤,但有幾個警告(不影響設計)。我的畢業設計啊!!!
上傳時間: 2015-10-23
上傳用戶:lwwhust
資源簡介:四位頻率計,實現10~100kHz的頻率測量,采用測周法
上傳時間: 2016-07-03
上傳用戶:fandeshun
資源簡介:用QUARTUS編譯通過的等精度頻率計,我錯誤,但有幾個警告(不影響設計)。我的畢業設計啊!!!
上傳時間: 2016-08-11
上傳用戶:q123321
資源簡介:4位數據比較器 通過VHDL語言設計出4位數據比較器,了解EDA對數字電路設計的效率和可靠性有極大地提高
上傳時間: 2016-08-12
上傳用戶:1079836864
資源簡介:用verilog設計的FIR濾波器。濾波器需要很快的處理速度,所以采用了wallace樹算法,超前進位加法器等等
上傳時間: 2017-08-03
上傳用戶:hebmuljb
資源簡介:89c51的等精度頻率計lcd1602顯示
上傳時間: 2013-10-30
上傳用戶:lanjisu111
資源簡介:采用MSP430設計的12位心電(ECG)放大器 摘要:本文介紹了心電放大器的基本電路構成,以及采用公司的系列單片機對心電信號進行模數轉換處理的方法,還著重探討了采用帶硬件乘法器的系列單片機對心電信號進行濾波處理的方法,并給出了相應的實驗結果。人體心肌產...
上傳時間: 2014-12-27
上傳用戶:yeling1919
資源簡介:這是一個很好的verilog 編寫的8位RISC CPU源碼(可做為MCU),并且包括完整的C 語言的測試代碼。
上傳時間: 2014-01-05
上傳用戶:李夢晗