相 關 資 源

• 4位數據比較器 通過VHDL語言設計出4位數據比較器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用VHDL語言設計四位全加器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 利用VHDL語言設計的數字鐘,能進行正常的時、分、秒計時功能免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 要求用VHDL語言設計7人表決器和系列檢測器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 包含VHDL語言設計7人表決器電路和系檢測器列免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• VHDL語言設計的數字鐘 具有時分秒三段顯示免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 利用VHDL 語言設計出租車計費系統, 使其實現計費以及預置和模擬汽車啟動、停止、暫停等功能, 并設計動態掃描電路顯示車費數目, 突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點。此程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用VHDL語言設計三人表決器 新建VHDL設計文件并保存 檢查編譯 波形仿真免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 通過VHDL語言進行數字信號處理的FIR操作免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 通過VHDL語言進行數字信號處理的FIR操作免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 清楚地講述了怎樣用VHDL語言設計整數分頻、小數分頻、分數分頻等免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 電子搶答器VHDL語言設計 材料是一圖文格式的可能需要讀者自己打上去 不過絕對真實免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 采用VHDL語言設計一個4通道的數據采集控制模塊。系統的功能描述如下： 1.系統主時鐘為100 MHz。 2.數據為16位-數據線上連續2次00FF后數據傳輸開始。 3.系統內部總線寬度為8位。免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 采用VHDL語言設計一個4通道的數據采集控制模塊.免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 電子EDA,VHDL語言設計8位的fifo數據緩沖器的VHDL源程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 通過VHDL語言編寫的計數器程序,可以在一嗎器顯示管上分段顯示小時,分,秒,并且可以分別清零免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 通過VHDL語言實現四位無符號數的加法免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 硬件出租車記數器完整的VHDL語言設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 線性相位FIR濾波器（17階）的VHDL語言設計 功能很強大免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 8-1024可變點數FFT/IFFT變換,VHDL語言設計, 仿真通過,可以很容易綜合.免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 本書詳細介紹了VHDL語言設計數字邏輯電路和數字系統的過程和方法免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用VHDL語言設計維特比 解碼器 是VHDL原代碼用ModelSim XE III 6.3c軟件實現仿真免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用VHDL 語言設計交通燈控制系統, 并在MAX+PLUS II 系統對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數字電 路, 沒有傳統設計中的接線問題, 所以故障率低、可靠性高,免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 在 MAX+PLUS II開發環境下采用 VHDL語言 設計并實現了電表抄表器 討論了系統的四個 組成模塊的設計和 VHDL 的實現 每個模塊采用 RTL 級描述 整體的生成采用圖形輸入法 通過波形免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用VHDL 語言設計數字鐘，實現在數碼管上顯示分鐘和秒免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 基于VHDL語言的卷積碼編解碼器的設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 單片機與慢速器件接口VHDL程序,屬于電子EDA,VHDL語言設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• VHDL語言設計簡易計算器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：