相 關(guān) 資 源

• 5階fir濾波器免費(fèi)下載

  資源簡(jiǎn)介：5階fir濾波器，有詳細(xì)的程序和附有文檔，5階fir濾波器，有詳細(xì)的程序和附有文檔

  標(biāo)簽： fir 濾波器

  上傳時(shí)間： 2016-08-25

  上傳用戶：遠(yuǎn)遠(yuǎn)ssad

• 基于FPGA的高速高階fir濾波器設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：　　隨著雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘?hào)高速處理的要求，研究人員正尋求高速的數(shù)字信號(hào)處理算法，以滿足這種高速地處理數(shù)據(jù)的需要。常用的高速實(shí)時(shí)數(shù)字信號(hào)處理的器件有ASIC、可編程的數(shù)字信號(hào)處理芯片、FPGA，等等。　　本文研究了時(shí)域FPGA上實(shí)現(xiàn)高速高階fir...

  標(biāo)簽： FPGA fir 濾波器設(shè)計(jì)

  上傳時(shí)間： 2013-07-18

  上傳用戶：yt1993410

• 在matlab下用DSPbuilder實(shí)現(xiàn)的16階fir濾波器免費(fèi)下載

  資源簡(jiǎn)介：在matlab下用DSPbuilder實(shí)現(xiàn)的16階fir濾波器

  標(biāo)簽： DSPbuilder matlab fir 濾波器

  上傳時(shí)間： 2014-01-18

  上傳用戶：hgy9473

• 17階fir濾波器VHDL代碼及說明文檔 下載立即可以仿真免費(fèi)下載

  資源簡(jiǎn)介：17階fir濾波器VHDL代碼及說明文檔 下載立即可以仿真

  標(biāo)簽： VHDL fir 濾波器 代碼

  上傳時(shí)間： 2013-12-21

  上傳用戶：bruce5996

• 16階fir濾波器--本設(shè)計(jì)用VERILOG HDL語言串行DA算法實(shí)現(xiàn)16階有限頻率響應(yīng)濾波器！免費(fèi)下載

  資源簡(jiǎn)介：16階fir濾波器--本設(shè)計(jì)用VERILOG HDL語言串行DA算法實(shí)現(xiàn)16階有限頻率響應(yīng)濾波器！

  標(biāo)簽： VERILOG fir HDL 濾波器

  上傳時(shí)間： 2016-11-26

  上傳用戶：moshushi0009

• 基于TMS320F2812的128階fir濾波器調(diào)試程序免費(fèi)下載

  資源簡(jiǎn)介：基于TMS320F2812的128階fir濾波器調(diào)試程序，給定14比特AD采樣數(shù)據(jù)，在CCS3.1環(huán)境下調(diào)試通過

  標(biāo)簽： F2812 2812 320F TMS

  上傳時(shí)間： 2014-12-03

  上傳用戶：yzhl1988

• 5階cic濾波器免費(fèi)下載

  資源簡(jiǎn)介：5階cic濾波器，抽取12倍，的verilog程序，已經(jīng)通過仿真驗(yàn)證，一、具有很高的速率

  標(biāo)簽： cic 濾波器

  上傳時(shí)間： 2017-02-06

  上傳用戶：erkuizhang

• 5階數(shù)字濾波器fir5免費(fèi)下載

  資源簡(jiǎn)介：5階數(shù)字濾波器fir5，包括了Textio模擬等完整設(shè)計(jì)，VHDL

  標(biāo)簽： fir5 數(shù)字濾波器

  上傳時(shí)間： 2013-12-12

  上傳用戶：libinxny

• vhdl代碼 實(shí)現(xiàn)16階fir濾波器免費(fèi)下載

  資源簡(jiǎn)介：vhdl代碼 實(shí)現(xiàn)16階fir濾波器，可以仿真通過

  標(biāo)簽： vhdl fir 代碼 濾波器

  上傳時(shí)間： 2014-01-08

  上傳用戶：

• cic512 5階cic濾波器免費(fèi)下載

  資源簡(jiǎn)介：cic512 5階cic濾波器，抽取12倍，的verilog程序，已經(jīng)通過仿真驗(yàn)證 ...

  標(biāo)簽： cic 512 濾波器

  上傳時(shí)間： 2014-03-06

  上傳用戶：dave520l

• 基于芯片TMS320C5500的40階fir濾波器的C程序代碼免費(fèi)下載

  資源簡(jiǎn)介：基于芯片TMS320C5500的40階fir濾波器的C程序代碼，已測(cè)試通過

  標(biāo)簽： C5500 320C 5500 TMS

  上傳時(shí)間： 2014-11-05

  上傳用戶：yuzsu

• 一種在FPGA上實(shí)現(xiàn)的fir濾波器的資源優(yōu)化算法免費(fèi)下載

  資源簡(jiǎn)介：在數(shù)字濾波器中，fir濾波器是一種結(jié)構(gòu)簡(jiǎn)單且總是穩(wěn)定的濾波器，同時(shí)也只有fir濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運(yùn)算速度過慢，而改進(jìn)型的DA結(jié)構(gòu)的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達(dá)到運(yùn)算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提...

  標(biāo)簽： FPGA fir 濾波器 優(yōu)化算法

  上傳時(shí)間： 2014-12-28

  上傳用戶：feilinhan

• 一種在FPGA上實(shí)現(xiàn)的fir濾波器的資源優(yōu)化算法免費(fèi)下載

  資源簡(jiǎn)介：在數(shù)字濾波器中，fir濾波器是一種結(jié)構(gòu)簡(jiǎn)單且總是穩(wěn)定的濾波器，同時(shí)也只有fir濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運(yùn)算速度過慢，而改進(jìn)型的DA結(jié)構(gòu)的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達(dá)到運(yùn)算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提...

  標(biāo)簽： FPGA fir 濾波器 優(yōu)化算法

  上傳時(shí)間： 2014-01-02

  上傳用戶：waizhang

• 設(shè)計(jì)一個(gè)線性相位fir濾波器（31階） 輸入8位免費(fèi)下載

  資源簡(jiǎn)介：設(shè)計(jì)一個(gè)線性相位fir濾波器（31階） 輸入8位，輸出8位,H(n)={1,2,0,-2,-2,1,6,6,-1,-13,-21,-11,22,69,111,128,111,……2,1} H(n)具有對(duì)稱性。 輸入信號(hào)范圍 [±99，0，0，0， ±70，0，0，0， ±99，0，0，0， ±70，…]

  標(biāo)簽： fir 線性 相位 8位

  上傳時(shí)間： 2015-06-05

  上傳用戶：sqq

• 用verilog 代碼編寫的179階fir數(shù)字濾波器免費(fèi)下載

  資源簡(jiǎn)介：用verilog 代碼編寫的179階fir數(shù)字濾波器，采用分布式算法實(shí)現(xiàn)

  標(biāo)簽： verilog 179 fir 代碼

  上傳時(shí)間： 2015-10-03

  上傳用戶：zwei41

• 提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計(jì)與實(shí)現(xiàn)方法。通過一個(gè)169階的均方根 升余弦滾降濾波器的設(shè)計(jì),介紹了如何應(yīng)用流水線技術(shù)來設(shè)計(jì)高階高速F IR濾波器,并且對(duì)所設(shè)計(jì)的 fir濾波器免費(fèi)下載

  資源簡(jiǎn)介：提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計(jì)與實(shí)現(xiàn)方法。通過一個(gè)169階的均方根 升余弦滾降濾波器的設(shè)計(jì),介紹了如何應(yīng)用流水線技術(shù)來設(shè)計(jì)高階高速F IR濾波器,并且對(duì)所設(shè)計(jì)的 fir濾波器性能、資源占用進(jìn)行了分析。

  標(biāo)簽： 濾波器 FPGA 169 fir

  上傳時(shí)間： 2015-11-19

  上傳用戶：jkhjkh1982

• 11 階fir 數(shù)字濾波器,verolog描述免費(fèi)下載

  資源簡(jiǎn)介：11 階fir 數(shù)字濾波器,verolog描述，通過modelsim 6.0 仿真，Quartue綜合

  標(biāo)簽： verolog fir 11 數(shù)字濾波器

  上傳時(shí)間： 2015-11-20

  上傳用戶：邶刖

• 1、本試驗(yàn)中未知系統(tǒng)采用25階的fir濾波器模擬。其通帶邊緣頻率10kHz免費(fèi)下載

  資源簡(jiǎn)介：1、本試驗(yàn)中未知系統(tǒng)采用25階的fir濾波器模擬。其通帶邊緣頻率10kHz，阻帶邊緣頻率22kHz，阻帶衰減75dB，采樣頻率50 kHz。 2、自適應(yīng)濾波器采用基本LMS算法，濾波器階數(shù)為32，更新步長(zhǎng)u為1/(4+xn*xn)。LMS自適應(yīng)算法參見《現(xiàn)代信號(hào)處理》第192頁。 已經(jīng)在DS...

  標(biāo)簽： fir kHz 10

  上傳時(shí)間： 2015-11-24

  上傳用戶：aa17807091

• 8階對(duì)稱系數(shù)并行fir濾波器(verilog)用作數(shù)字濾波免費(fèi)下載

  資源簡(jiǎn)介：8階對(duì)稱系數(shù)并行fir濾波器(verilog)用作數(shù)字濾波，系數(shù)可調(diào)。根據(jù)實(shí)際截止頻率決定。

  標(biāo)簽： verilog fir 8階 對(duì)稱

  上傳時(shí)間： 2013-12-12

  上傳用戶：cylnpy

• 子帶自適應(yīng)濾波算法是處理長(zhǎng)階聲學(xué)回聲抵消問題的重要方法之一。結(jié)合房間聲學(xué)的特點(diǎn), 對(duì)各子帶采用不同長(zhǎng)度的fir 濾波器進(jìn)行濾波, 將有限的資源進(jìn)行更合理的分配, 節(jié)省了資源和計(jì)算量, 并在一定程度上提免費(fèi)下載

  資源簡(jiǎn)介：子帶自適應(yīng)濾波算法是處理長(zhǎng)階聲學(xué)回聲抵消問題的重要方法之一。結(jié)合房間聲學(xué)的特點(diǎn), 對(duì)各子帶采用不同長(zhǎng)度的fir 濾波器進(jìn)行濾波, 將有限的資源進(jìn)行更合理的分配, 節(jié)省了資源和計(jì)算量, 并在一定程度上提高 了收斂速度。

  標(biāo)簽： fir 聲學(xué) 資源 自適應(yīng)濾波算法

  上傳時(shí)間： 2015-12-25

  上傳用戶：gxrui1991

• 實(shí)現(xiàn)一個(gè)fir濾波器免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)一個(gè)fir濾波器，基于直接型型算法 輸入數(shù)據(jù)寬度：8位 輸出數(shù)據(jù)寬度：16位 階數(shù)：16階 濾波器經(jīng)轉(zhuǎn)換后（右移16位）的特征參數(shù)為： h[0]=h[15]=0000 h[1]=h[14]=0065 h[2]=h[13]=018F h[3]=h[12]=035A h[4]=h[11]=0579 h[5]=h[10]=078E h[6]...

  標(biāo)簽： fir 濾波器

  上傳時(shí)間： 2016-04-06

  上傳用戶：海陸空653

• 我自己用VHDL語言編的16階fir數(shù)字濾波器免費(fèi)下載

  資源簡(jiǎn)介：我自己用VHDL語言編的16階fir數(shù)字濾波器，仿真是在Quartus II上通過的，對(duì)大家一定有幫助的，壓縮文件里還有詳細(xì)的設(shè)計(jì)說明呢，肯定讓你完全了解數(shù)字濾波器的設(shè)計(jì)。

  標(biāo)簽： VHDL fir 語言 數(shù)字濾波器

  上傳時(shí)間： 2013-12-19

  上傳用戶：lili123

• 用線性緩沖區(qū)和間接尋址方法實(shí)現(xiàn)fir濾波器 * *N=5,y(n)=h0*x(n)+h1*x(n-1)+h2*x(n-2)+h3*x(n-3)+h4*x(n-4)免費(fèi)下載

  資源簡(jiǎn)介：用線性緩沖區(qū)和間接尋址方法實(shí)現(xiàn)fir濾波器 * *N=5,y(n)=h0*x(n)+h1*x(n-1)+h2*x(n-2)+h3*x(n-3)+h4*x(n-4)

  標(biāo)簽： fir 線性 濾波器 緩沖區(qū)

  上傳時(shí)間： 2013-12-01

  上傳用戶：wanghui2438

• 用線性緩沖區(qū)和帶移位雙操作數(shù)尋址方法實(shí)現(xiàn)fir濾波器 * *N=5,y(n)=h0*x(n)+h1*x(n-1)+h2*x(n-2)+h3*x(n-3)+h4*x(n-4)*免費(fèi)下載

  資源簡(jiǎn)介：用線性緩沖區(qū)和帶移位雙操作數(shù)尋址方法實(shí)現(xiàn)fir濾波器 * *N=5,y(n)=h0*x(n)+h1*x(n-1)+h2*x(n-2)+h3*x(n-3)+h4*x(n-4)*

  標(biāo)簽： fir 線性 移位 操作

  上傳時(shí)間： 2016-07-25

  上傳用戶：璇珠官人

• 線性相位fir濾波器（17階）的VHDL語言設(shè)計(jì) 功能很強(qiáng)大免費(fèi)下載

  資源簡(jiǎn)介：線性相位fir濾波器（17階）的VHDL語言設(shè)計(jì) 功能很強(qiáng)大，很好用

  標(biāo)簽： VHDL fir 線性 相位

  上傳時(shí)間： 2016-08-10

  上傳用戶：dongbaobao

• 這是我編的fir濾波器的dsp程序,可調(diào)成濾波器階數(shù),匯編語言編程,執(zhí)行效率高,工程文件全,打開就可以使用.在TI的ccs上調(diào)試成功,用的同樣是54系列的dsp.免費(fèi)下載

  資源簡(jiǎn)介：這是我編的fir濾波器的dsp程序,可調(diào)成濾波器階數(shù),匯編語言編程,執(zhí)行效率高,工程文件全,打開就可以使用.在TI的ccs上調(diào)試成功,用的同樣是54系列的dsp.

  標(biāo)簽： dsp fir ccs 濾波器

  上傳時(shí)間： 2014-01-24

  上傳用戶：www240697738

• 本文主要分析了fir數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點(diǎn),簡(jiǎn)要介紹了fir濾波器實(shí)現(xiàn)的方式優(yōu)缺點(diǎn) 結(jié)合Altera公司的Stratix系列產(chǎn)品的特點(diǎn),以一個(gè)基于MAC的8階fir數(shù)字濾波器的設(shè)計(jì)為例,給免費(fèi)下載

  資源簡(jiǎn)介：本文主要分析了fir數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點(diǎn),簡(jiǎn)要介紹了fir濾波器實(shí)現(xiàn)的方式優(yōu)缺點(diǎn) 結(jié)合Altera公司的Stratix系列產(chǎn)品的特點(diǎn),以一個(gè)基于MAC的8階fir數(shù)字濾波器的設(shè)計(jì)為例,給出了使用Verilog硬件描述語言進(jìn)行數(shù)字邏輯設(shè)計(jì)的過程和方法,并且在Quartus...

  標(biāo)簽： fir Stratix Altera MAC

  上傳時(shí)間： 2017-01-24

  上傳用戶：Miyuki

• verilog寫的39階通帶為20KHz的半帶fir濾波器免費(fèi)下載

  資源簡(jiǎn)介：verilog寫的39階通帶為20KHz的半帶fir濾波器，經(jīng)測(cè)試正確。

  標(biāo)簽： verilog KHz fir 20

  上傳時(shí)間： 2013-12-27

  上傳用戶：牛布牛

• 8階對(duì)稱系數(shù)fir濾波器分布式算法的實(shí)現(xiàn)代碼免費(fèi)下載

  資源簡(jiǎn)介：8階對(duì)稱系數(shù)fir濾波器分布式算法的實(shí)現(xiàn)代碼

  標(biāo)簽： fir 8階 對(duì)稱 分布式算法

  上傳時(shí)間： 2013-12-22

  上傳用戶：我干你啊

• 可以實(shí)現(xiàn)fir濾波器任意階數(shù)和窗函數(shù)下的設(shè)計(jì)。并且有可以在VC下顯示幅頻響應(yīng)曲線和濾波效果。免費(fèi)下載

  資源簡(jiǎn)介：可以實(shí)現(xiàn)fir濾波器任意階數(shù)和窗函數(shù)下的設(shè)計(jì)。并且有可以在VC下顯示幅頻響應(yīng)曲線和濾波效果。

  標(biāo)簽： fir 濾波器 濾波 窗函數(shù)

  上傳時(shí)間： 2017-06-10

  上傳用戶：稀世之寶039