自己做的FPGA下的頻率計模塊化設(shè)計 附有完整的程序和仿真圖紙
資源簡介：自己做的FPGA下的頻率計模塊化設(shè)計 附有完整的程序和仿真圖紙
上傳時間： 2016-06-30
上傳用戶：894898248
資源簡介：自己做的FPGA下的頻率計模塊化設(shè)計 附有完整的程序和仿真圖紙
上傳時間： 2013-08-20
上傳用戶：wanqunsheng
資源簡介：我自己做的給予ST公司的upsd3234a單片機的頻率計?？梢詼y量10K以下的頻率。這是此頻率計的自檢程序，在KEIL上調(diào)試仿真通過。
上傳時間： 2015-12-08
上傳用戶：hzy5825468
資源簡介：基于FPGA的頻率計模塊設(shè)計，帶quartus下的圖形文件
上傳時間： 2017-04-22
上傳用戶：xcy122677
資源簡介：Verilog HDL下的4 位數(shù)字頻率計控制模塊源代碼
上傳時間： 2016-11-25
上傳用戶：ainimao
資源簡介：基于FPGA的自適應(yīng)數(shù)字頻率計，測量范圍1Hz-99.9MHz
上傳時間： 2013-12-23
上傳用戶：ztj182002
資源簡介：基于FPGA的等精度數(shù)字頻率計實現(xiàn)等精度的頻率計
上傳時間： 2013-12-28
上傳用戶：jyycc
資源簡介：頻率計是一種對信號的頻率進行測量的儀器，是一種典型的電子測量儀器。能對頻率量進行測量的儀器有許多：如模擬頻率表、示波器、數(shù)字頻率計、微機化智能頻率計等。本文將對數(shù)字頻率計項目進行探討并設(shè)計和制作。
上傳時間： 2015-11-26
上傳用戶：稀世之寶039
資源簡介：用51單片機控制的8位顯示頻率計, 采用C語言編寫,方便,易懂
上傳時間： 2013-12-26
上傳用戶：ywqaxiwang
資源簡介：用C51編寫的一個等精度頻率計，內(nèi)涵PROTEUS，PCB及相應(yīng)的代碼。非常值得學(xué)習(xí)之用。
上傳時間： 2013-12-05
上傳用戶：wl9454
資源簡介：基于VHDL的8位十進制頻率計的詳細設(shè)計。
上傳時間： 2016-03-19
上傳用戶：jjj0202
資源簡介：利用VHDL語言寫的0到100MHZ頻率計，只通過仿真，未在實驗臺驗證，僅供參考
上傳時間： 2016-06-08
上傳用戶：waizhang
資源簡介：這是我自己做畢業(yè)論文 Linux內(nèi)核—文件系統(tǒng)模塊的設(shè)計和開發(fā) 里面有自己2萬字的畢業(yè)論文 還有PPT，還有源碼。
上傳時間： 2016-06-26
上傳用戶：ippler8
資源簡介：對頻率計閘門處復(fù)雜邏輯關(guān)系的處理，有啟動信號，時標信號，標志信號，讀信號
上傳時間： 2016-07-27
上傳用戶：duoshen1989
資源簡介：51單片機開發(fā)的等精度數(shù)字頻率計，實現(xiàn)計數(shù)0-
上傳時間： 2013-12-31
上傳用戶：sqq
資源簡介：學(xué)verilog時寫的8位十進制頻率計，開發(fā)環(huán)境為quartus II6.0.
上傳時間： 2014-01-20
上傳用戶：氣溫達上千萬的
資源簡介：基于凌陽單片機的簡易語音數(shù)字頻率計源碼.實驗了語音播報測量的頻率,幅度值等.
上傳時間： 2014-09-06
上傳用戶：jiahao131
資源簡介：本程序完整的實現(xiàn)了數(shù)字頻率計的常用功能。并對通常數(shù)字頻率計的常見問題進行了改進。具有實用價值。
上傳時間： 2017-06-05
上傳用戶：dyctj
資源簡介：用VERILOG寫的8位十進制頻率計 注釋非常清晰 有助菜鳥學(xué)習(xí)
上傳時間： 2013-12-09
上傳用戶：1966640071
資源簡介：該pdf描述的是簡易數(shù)字頻率計的設(shè)計與分析， 希望對設(shè)計到數(shù)字頻率計的朋友有點用處。
上傳時間： 2017-07-29
上傳用戶：ls530720646
資源簡介：自己做用FPGA實現(xiàn)VGA顯示時，圖像提取信息的matlab程序?。。?/p>
上傳時間： 2014-01-08
上傳用戶：ghostparker
資源簡介：此程序是基于c8051f020平臺實現(xiàn)的是等精度頻率計的測量控制部分，程序可讀性高！
上傳時間： 2017-09-16
上傳用戶：wangdean1101
資源簡介：本文檔是碼管顯示的頻率計程序和仿真電路圖免費下載
上傳時間： 2022-05-02
上傳用戶：
資源簡介：數(shù)字頻率計是電工電子中常用的測量儀器,數(shù)字頻率計通過用輸入待測信號對一特定長度的信號進行計數(shù),從而得出頻率并通過數(shù)碼管直觀的顯示出來。本文提出了一種與輸入同步的數(shù)字頻率計的設(shè)計,提高了頻率計的精度,設(shè)計采用Multisim軟件進行設(shè)計和仿真的過程,介紹...
上傳時間： 2022-05-08
上傳用戶：
資源簡介：基于FPGA簡易數(shù)字頻率計設(shè)計
上傳時間： 2014-12-28
上傳用戶：葉夜alex
資源簡介：基于遺傳算法的組合邏輯電路的自動設(shè)計，依據(jù)給出的真值表，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實現(xiàn)的方法在速度上往往受到本質(zhì)是串行計算的計算機制約，因此采用硬件化設(shè)計具有重要的意義。為了證明基于FP...
上傳時間： 2014-01-08
上傳用戶：909000580
資源簡介：基于FPGA簡易數(shù)字頻率計設(shè)計
上傳時間： 2013-11-04
上傳用戶：源碼3
資源簡介：這是我做的I2C的vhdl程序和仿真和下載文件，請指教?。。?！1！1
上傳時間： 2015-05-22
上傳用戶：xiaodu1124
資源簡介：本人編寫的FPGA光電編碼器輸入模塊,沒有實驗,但仿真基本實現(xiàn),希望有參考價值.
上傳時間： 2015-07-08
上傳用戶：hasan2015
資源簡介：公園導(dǎo)游圖 數(shù)據(jù)結(jié)構(gòu)課程設(shè)計作業(yè) 需要的人下 功能：給出一張某公園的導(dǎo)游圖，游客通過終端詢問可知： 從某一景點到另一景點的最短路徑。游客從公園大門進入，選一條最佳路線，使游客可以不重復(fù)地游覽各景點，最后回到出口（出口就在入口旁邊）。
上傳時間： 2015-11-18
上傳用戶：shus521
