verilog—hdl教程135例大量的數字點電路例子
資源簡介:verilog—hdl教程135例大量的數字點電路例子
上傳時間: 2013-12-21
上傳用戶:youmo81
資源簡介:verilog hdl教程135例,例子很好,對新學的很有幫助
上傳時間: 2015-09-30
上傳用戶:moshushi0009
資源簡介:verilog hdl教程135例:verilog hdl語言類似于C語言,便于學習。本文檔帶有源代碼,3-6章
上傳時間: 2013-12-12
上傳用戶:rocketrevenge
資源簡介:verilog hdl教程135例:verilog hdl語言類似于C語言,便于學習。本文檔帶有源代碼,7-8章
上傳時間: 2013-12-09
上傳用戶:cuiyashuo
資源簡介:verilog hdl教程135例:verilog hdl語言類似于C語言,便于學習。本文檔帶有源代碼,9-10章
上傳時間: 2013-12-26
上傳用戶:qb1993225
資源簡介:verilog hdl教程135例:verilog hdl語言類似于C語言,便于學習。本文檔帶有源代碼,11-12章
上傳時間: 2015-03-24
上傳用戶:zhaoq123
資源簡介:verilog hdl教程135例,很多例子很實用,可以直接實用或參考也可以。
上傳時間: 2013-12-27
上傳用戶:15071087253
資源簡介:verilog hdl教程135例-verilog源碼
上傳時間: 2014-08-08
上傳用戶:Yukiseop
資源簡介:verilog_hdl教程135例,源程序,有需要的可以下載
上傳時間: 2015-09-26
上傳用戶:bibirnovis
資源簡介:veriloghdl教程135例,含有各種veriloghdl編程實例,很經典,希望能有需要的朋友幫助
上傳時間: 2013-12-23
上傳用戶:Ants
資源簡介:硬件描述語言,verilog hdl,實現了解碼器的設計
上傳時間: 2013-12-22
上傳用戶:sclyutian
資源簡介:verilog hdl Synthesis, A Practical Primer 學習verilog hdl一本很不錯的英文書,比較透徹
上傳時間: 2016-01-19
上傳用戶:hongmo
資源簡介:用VHADL和verilog hdl實現帶進位的8位加減法器。
上傳時間: 2016-07-12
上傳用戶:bruce
資源簡介:用verilog hdl實現I2C Master Controller 的設計,包括主程序設計和測試程序設計
上傳時間: 2014-01-04
上傳用戶:tonyshao
資源簡介:verilog hdl 在QUARTUS II下的編譯和仿真順序
上傳時間: 2014-01-14
上傳用戶:aix008
資源簡介:malab教程其中包含大量的malab編程例子,供初學者參考
上傳時間: 2017-05-14
上傳用戶:com1com2
資源簡介:用verilog hdl 硬件描述語言寫的一個范例程序,led的,擴展性極強,歡迎大家下載使用。
上傳時間: 2013-12-20
上傳用戶:cc1915
資源簡介:基于PKCS#11和ft USBKEY的數字證書導出例子。
上傳時間: 2016-03-26
上傳用戶:270189020
資源簡介:數字時鐘.在基于單片機系統的數字鐘電路中,輸入裝置是按鍵開關.
上傳時間: 2016-04-21
上傳用戶:h886166
資源簡介:自己做的數字邏輯電路課程設計,課題:八位二進制并行加法器的實現,包含代碼和流程圖以及基本說明
上傳時間: 2013-12-18
上傳用戶:小儒尼尼奧
資源簡介:設計一帶有時間校準和時間顯示的數字鐘電路,能 顯示時、分、秒。
上傳時間: 2014-07-13
上傳用戶:784533221
資源簡介:該文檔為MATLAB的數字邏輯電路Simulink仿真講解文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2022-03-10
上傳用戶:fliang
資源簡介:摘要:數字鐘是典型的電子電路的應用,而基于FPGA的數字鐘電路具有更大的靈活性和通用性。以QuartusII軟件為設計平臺,進行了基于FPGA的數字鐘電路的方案設計、程序設計輸入、編譯和仿真等操作,比較完整地說明了數字鐘電路的設計過程、功能和可編程邏輯器件...
上傳時間: 2022-07-11
上傳用戶:
資源簡介:verilog hdl經典教程,介紹verilog的語法結構,用verilog進行數字系統設計的流程及經典案例。
上傳時間: 2018-10-13
上傳用戶:leeh
資源簡介:采用 verilog hdl 語言在Altera 公司的FPGA 芯片上實現了RISC_CPU 的關鍵部件狀態控制器的設計,以及在與其它各種數字邏輯設計方法的比較下,顯示出使用verilog
上傳時間: 2013-07-06
上傳用戶:也一樣請求
資源簡介:本書首先概述了數字集成電路發展的歷史與未來,指出了硬件描述語言 ( hdl) 在設計數字電路中所起的作用,并系統概要地講解了verilog hdl的語法要點。在此基礎上,本書以 verilog hdl為工具,介紹了幾種描述電路的方法與技巧, 列舉了幾個典型電路的描述實例, ...
上傳時間: 2022-07-11
上傳用戶:
資源簡介:eeprom的verilog hdl源代碼,含eeprom的讀寫!Quartus II5.0平臺測試通過!
上傳時間: 2013-12-19
上傳用戶:BOBOniu
資源簡介:設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘,并具有定時與鬧鐘功能,能在設定的時間發出鬧鈴音,能非常方便地對小時、分鐘和秒進行手動調節以校準時間,每逢整點,產生報時音報時。 實驗平臺: 1. 一臺PC機; 2. MAX+PLUSII10.1。 ...
上傳時間: 2013-12-09
上傳用戶:hphh
資源簡介:國外的數字邏輯電路教材,英文版。讀原著不會有翻譯軟件帶來的錯誤,還可以學習英語,一舉二得
上傳時間: 2022-07-28
上傳用戶:aben
資源簡介:數字信號處理教程MATLAB釋義與實現里面大量的例程,可以參考
上傳時間: 2013-12-22
上傳用戶:cursor