亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘

設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘

  • 資源大小:417 K
  • 上傳時間: 2013-12-09
  • 上傳用戶:granite518
  • 資源積分:2 下載積分
  • 標      簽: 計時 數字

資 源 簡 介

設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘,并具有定時與鬧鐘功能,能在設定的時間發出鬧鈴音,能非常方便地對小時、分鐘和秒進行手動調節以校準時間,每逢整點,產生報時音報時。 實驗平臺: 1. 一臺PC機; 2. MAX+PLUSII10.1。 Verilog HDL語言實現,還有完整的實驗報告

相 關 資 源

主站蜘蛛池模板: 从江县| 和龙市| 滦平县| 盐山县| 南京市| 岳池县| 昌图县| 宁津县| 胶州市| 永仁县| 甘孜县| 临夏市| 汪清县| 泸溪县| 文登市| 台安县| 中西区| 镇江市| 泾川县| 米泉市| 商城县| 奉节县| 始兴县| 黔西| 清水河县| 双流县| 广东省| 景谷| 荥经县| 鹤山市| 柳州市| 和龙市| 维西| 贵溪市| 浙江省| 淮北市| 刚察县| 石嘴山市| 曲阜市| 上饶市| 南部县|