一種硬件描述語(yǔ)言（HDL），英文全稱(chēng)為Very High Speed Integrated Circuit Hardware Description Language ，超高速集成電路硬件描述語(yǔ)言。
資源簡(jiǎn)介：一種硬件描述語(yǔ)言（HDL），英文全稱(chēng)為Very High Speed Integrated Circuit Hardware Description Language ，超高速集成電路硬件描述語(yǔ)言。
上傳時(shí)間： 2016-05-12
上傳用戶(hù)：waizhang
資源簡(jiǎn)介：利用EDA工具和硬件描述語(yǔ)言（HDL），根據(jù)產(chǎn)品的特定要求設(shè)計(jì)性能價(jià)格比高的片上系統(tǒng)，是目前國(guó)際上廣泛使用的方法。與傳統(tǒng)的設(shè)計(jì)方法不同，在設(shè)計(jì)開(kāi)始階段并不一定需要具體的單片微控制器（MCU）和開(kāi)發(fā)系統(tǒng)(仿真器)以及帶有外圍電路的線(xiàn)路板來(lái)進(jìn)行調(diào)試，所需...
上傳時(shí)間： 2015-09-05
上傳用戶(hù)：cmc_68289287
資源簡(jiǎn)介：此代碼用于生成測(cè)試PCI設(shè)備的Verilog代碼（Verilog代碼為一種硬件描述語(yǔ)言）。此代碼可以直接運(yùn)行于LINUX下。
上傳時(shí)間： 2017-01-31
上傳用戶(hù)：wqxstar
資源簡(jiǎn)介：Verilog HDL是一種硬件描述語(yǔ)言，用于從算法級(jí)、門(mén)級(jí)到開(kāi)關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模，想學(xué)習(xí)的這個(gè)資料對(duì)你有用。
上傳時(shí)間： 2015-09-02
上傳用戶(hù)：zhaoq123
資源簡(jiǎn)介：程序主要是用硬件描述語(yǔ)言（VHDL）實(shí)現(xiàn)： 4*4鍵盤(pán)掃描，簡(jiǎn)潔明了，通俗易懂，比較適合VHDL初學(xué)者
上傳時(shí)間： 2014-01-15
上傳用戶(hù)：tianjinfan
資源簡(jiǎn)介：程序主要用硬件描述語(yǔ)言（VHDL）實(shí)現(xiàn)： 單片機(jī)與FPGA接口通信的問(wèn)題
上傳時(shí)間： 2015-04-06
上傳用戶(hù)：libinxny
資源簡(jiǎn)介：通過(guò)用硬件描述語(yǔ)言（VHDL）描述除法器，并進(jìn)行模擬驗(yàn)證，加深對(duì)二進(jìn)制數(shù)運(yùn)算方法的理解。 設(shè)計(jì)平臺(tái)：MaxPlusII 壓縮文件內(nèi)有詳細(xì)設(shè)計(jì)報(bào)告
上傳時(shí)間： 2015-04-08
上傳用戶(hù)：13160677563
資源簡(jiǎn)介：本書(shū)系統(tǒng)地介紹了一種硬件描述語(yǔ)言，即VHDL語(yǔ)言設(shè)計(jì)數(shù)字邏輯電路和數(shù)字系統(tǒng)的新方法。這是電子電路設(shè)計(jì)方法上一次革命性的變化，也是邁向21世紀(jì)的電子工程師所必須掌握的專(zhuān)門(mén)知識(shí)。本書(shū)共分12章，第l章---第8章主要介紹VHDL語(yǔ)言的基本知識(shí)和使用VHDL語(yǔ)言設(shè)計(jì)...
上傳時(shí)間： 2014-01-11
上傳用戶(hù)：sz_hjbf
資源簡(jiǎn)介：經(jīng)過(guò)驗(yàn)證的UART硬件描述語(yǔ)言（VHDL）代碼，非常實(shí)用。
上傳時(shí)間： 2016-12-08
上傳用戶(hù)：zhengzg
資源簡(jiǎn)介：verilog設(shè)計(jì)經(jīng)驗(yàn)點(diǎn)滴 因?yàn)閂erilog是一種硬件描述語(yǔ)言，所以在寫(xiě)Verilog語(yǔ)言時(shí)，首先要有所要寫(xiě)的module在硬件上如何實(shí)現(xiàn)的概念，而不是去想編譯器如何去解釋這個(gè)module
上傳時(shí)間： 2013-12-14
上傳用戶(hù)：愛(ài)死愛(ài)死
資源簡(jiǎn)介：Verilog HDL是一種硬件描述語(yǔ)言（HDL:Hardware Discription Language），是一種以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是目前世界上最流行的兩種...
上傳時(shí)間： 2013-05-30
上傳用戶(hù)：13081287919
資源簡(jiǎn)介：FPGA驅(qū)動(dòng)LED顯示:運(yùn)用硬件描述語(yǔ)言（如VHDL）設(shè)計(jì)一個(gè)顯示譯碼驅(qū)動(dòng)器，即將要顯示的字符譯成8段碼。由于FPGA有相當(dāng)多的引腳端資源，如果顯示的位數(shù)N較少，可以直接使用靜態(tài)顯示方式，即將每一個(gè)數(shù)碼管都分別連接到不同的8個(gè)引腳線(xiàn)上，共需要8×N條引腳線(xiàn)控制.
上傳時(shí)間： 2013-12-08
上傳用戶(hù)：bibirnovis
資源簡(jiǎn)介：996年底的時(shí)候悄悄誕生了一種叫做樣式表（stylesheets）的技術(shù)。全稱(chēng)應(yīng)該是串接樣式表（Cascading Stylesheets－簡(jiǎn)稱(chēng)CSS）這位HTML的表弟向世人保證： 將對(duì)布局、字體、顏色、背景和其它文圖效果實(shí)現(xiàn)更加精確的控制。
上傳時(shí)間： 2015-03-26
上傳用戶(hù)：skhlm
資源簡(jiǎn)介：硬件描述語(yǔ)言,verilog HDL,實(shí)現(xiàn)了解碼器的設(shè)計(jì)
上傳時(shí)間： 2013-12-22
上傳用戶(hù)：sclyutian
資源簡(jiǎn)介：本書(shū)從實(shí)際的角度介紹了硬件描述語(yǔ)言Verilog-HDL。通過(guò)動(dòng)手實(shí)踐體驗(yàn)其語(yǔ)法結(jié)構(gòu)、功能等內(nèi)涵
上傳時(shí)間： 2014-08-04
上傳用戶(hù)：xuanjie
資源簡(jiǎn)介：硬件描述語(yǔ)言verilog HDL語(yǔ)法講解，附實(shí)例，該教程通俗易懂。
上傳時(shí)間： 2014-12-08
上傳用戶(hù)：yt1993410
資源簡(jiǎn)介：使用verilog和VHDL兩種硬件描述語(yǔ)言實(shí)現(xiàn)了一個(gè)ATA硬盤(pán)控制器，包括源代碼、測(cè)試仿真文件和說(shuō)明文檔
上傳時(shí)間： 2016-04-27
上傳用戶(hù)：731140412
資源簡(jiǎn)介：本程序?qū)崿F(xiàn)了一個(gè)十字路口的交通燈信號(hào)系統(tǒng)。在設(shè)計(jì)過(guò)程中借助硬件描述語(yǔ)言verilog HDL的強(qiáng)大行為級(jí)描述能力直接進(jìn)行系統(tǒng)級(jí)描述。
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：894898248
資源簡(jiǎn)介：是一本硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)書(shū)籍，內(nèi)容豐富充實(shí)，便于初學(xué)者快速入門(mén)學(xué)習(xí)與掌握該語(yǔ)言的編程技巧。
上傳時(shí)間： 2017-05-03
上傳用戶(hù)：ls530720646
資源簡(jiǎn)介：VHDL是由美國(guó)國(guó)防部為描述電子電路所開(kāi)發(fā)的一種語(yǔ)言，其全稱(chēng)為(Very High Speed Integrated Circuit) Hardware Description Language。 與另外一門(mén)硬件描述語(yǔ)言Verilog HDL相比，VHDL更善于描述高層的一些設(shè)計(jì)，包括系統(tǒng)級(jí)（算法、數(shù)據(jù)通路、控制）和行為級(jí)（...
上傳時(shí)間： 2017-02-18
上傳用戶(hù)：nanshan
資源簡(jiǎn)介：SystemVerilog 語(yǔ)言簡(jiǎn)介SystemVerilog是一種硬件描述和驗(yàn)證語(yǔ)言（HDVL），它基于IEEE 1364-2001Verilog硬件描述語(yǔ)言（HDL），并對(duì)其進(jìn)行了擴(kuò)展，包括擴(kuò)充了C語(yǔ)言數(shù)據(jù)類(lèi)型、結(jié)構(gòu)、壓縮和非壓縮數(shù)組、接口、斷言等等，這些都使得SystemVeri1og在一個(gè)更高的抽象...
上傳時(shí)間： 2022-07-01
上傳用戶(hù)：得之我幸78
資源簡(jiǎn)介：本文介紹了樂(lè)曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開(kāi)發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語(yǔ)言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂(lè)曲發(fā)生器的設(shè)計(jì)方法, 并給出了設(shè)計(jì)的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...
上傳時(shí)間： 2014-02-01
上傳用戶(hù)：wff
資源簡(jiǎn)介：中文名稱(chēng)為：硬件描述語(yǔ)言 Verilog（第四版）。講解verilog HDL的經(jīng)典圖書(shū)。Thomas和Moorby編著，內(nèi)容涵蓋了:行為建模、并發(fā)進(jìn)程、邏輯級(jí)建模、高級(jí)時(shí)序、邏輯綜合、行為綜合等方面的內(nèi)容。通讀此書(shū)后，不需要再讀其他的verilog書(shū)籍。
上傳時(shí)間： 2014-01-07
上傳用戶(hù)：pompey
資源簡(jiǎn)介：這是一個(gè)用MAX+PLUSII開(kāi)發(fā)FPGA（1K30器件）開(kāi)發(fā)的李沙育圖形發(fā)生器（硬件描述語(yǔ)言部分）。
上傳時(shí)間： 2013-09-03
上傳用戶(hù)：zhyfjj
資源簡(jiǎn)介：這是一個(gè)VHDL（硬件描述語(yǔ)言）的編譯器，更確切說(shuō)是一個(gè)解釋器，輸入是VHDL語(yǔ)言，輸出是經(jīng)過(guò)提到后的符號(hào)表，也就是將VHDL中的重要變量比如輸入輸出變量和DFF等保存下來(lái)。
上傳時(shí)間： 2013-12-12
上傳用戶(hù)：zhangyi99104144
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的對(duì)FPGA（Cyclone II）的配置的VHDL源代碼。
上傳時(shí)間： 2015-04-02
上傳用戶(hù)：nanxia
資源簡(jiǎn)介：這是一個(gè)用MAX+PLUSII開(kāi)發(fā)FPGA（1K30器件）開(kāi)發(fā)的李沙育圖形發(fā)生器（硬件描述語(yǔ)言部分）。
上傳時(shí)間： 2015-04-14
上傳用戶(hù)：ls530720646
資源簡(jiǎn)介：正式出版物《Verilog HDL 硬件描述語(yǔ)言》一書(shū)的精美 PDF 電子版。
上傳時(shí)間： 2015-06-16
上傳用戶(hù)：xymbian
資源簡(jiǎn)介：硬件描述語(yǔ)言：怎么樣寫(xiě)狀態(tài)機(jī)（英文）。可綜合風(fēng)格的狀態(tài)機(jī)寫(xiě)法，并有例子說(shuō)明。謝謝大家
上傳時(shí)間： 2015-07-15
上傳用戶(hù)：fnhhs
資源簡(jiǎn)介：8051單片機(jī)是一種應(yīng)用最廣泛的單片機(jī).它的內(nèi)核設(shè)計(jì)非常精簡(jiǎn),這是用Verilog硬件描述語(yǔ)言寫(xiě)的8051單片機(jī)內(nèi)核
上傳時(shí)間： 2014-01-25
上傳用戶(hù)：wangzhen1990
