亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 技術書籍 > VerilogHDL數字設計與綜合夏宇聞譯(第二版)

VerilogHDL數字設計與綜合夏宇聞譯(第二版)

  • 資源大小:12178 K
  • 上傳時間: 2013-05-30
  • 上傳用戶:my_ov
  • 資源積分:2 下載積分
  • 標      簽: VerilogHDL 數字設計

資 源 簡 介

Verilog HDL是一種硬件描述語言(HDL:Hardware Discription Language),是一種以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。 Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由Gateway Design Automation公司(該公司于1989年被Cadence公司收購)開發。該書本由淺入深的介紹了該技術的相關知識。推薦閱讀。

相 關 資 源

主站蜘蛛池模板: 盐亭县| 延安市| 信阳市| 中宁县| 淳化县| 苏尼特右旗| 藁城市| 海淀区| 从化市| 额济纳旗| 本溪市| 南召县| 农安县| 灵宝市| 东方市| 怀化市| 博野县| 佛山市| 道真| 文昌市| 四平市| 武汉市| 昌吉市| 平顶山市| 高要市| 泽普县| 亳州市| 彰武县| 龙江县| 盐亭县| 四子王旗| 海南省| 澄迈县| 伊金霍洛旗| 安义县| 北碚区| 阳城县| 西安市| 同德县| 新平| 青神县|