亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 技術書籍 > VerilogHDL數字設計與綜合夏宇聞譯(第二版)

VerilogHDL數字設計與綜合夏宇聞譯(第二版)

  • 資源大小:12178 K
  • 上傳時間: 2013-05-30
  • 上傳用戶:my_ov
  • 資源積分:2 下載積分
  • 標      簽: VerilogHDL 數字設計

資 源 簡 介

Verilog HDL是一種硬件描述語言(HDL:Hardware Discription Language),是一種以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。 Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由Gateway Design Automation公司(該公司于1989年被Cadence公司收購)開發。該書本由淺入深的介紹了該技術的相關知識。推薦閱讀。

相 關 資 源

主站蜘蛛池模板: 平阴县| 兴和县| 阳江市| 什邡市| 金乡县| 闽侯县| 四会市| 景谷| 东宁县| 科技| 永和县| 驻马店市| 英吉沙县| 滨海县| 留坝县| 萨嘎县| 鄱阳县| 上思县| 哈密市| 荃湾区| 阿克苏市| 白沙| 仁布县| 佛坪县| 小金县| 阿尔山市| 镇沅| 南雄市| 云龙县| 荆州市| 吴忠市| 屯留县| 沧源| 新丰县| 黔江区| 黄陵县| 天长市| 萨嘎县| 特克斯县| 翼城县| 绥江县|