booth乘法器電路，基四實(shí)現(xiàn)，附帶有testbench
資源簡介：booth乘法器電路，基四實(shí)現(xiàn)，附帶有testbench
上傳時(shí)間： 2013-12-23
上傳用戶：talenthn
資源簡介：加法器 乘法器電路 除法器電路設(shè)計(jì) 鍵盤掃描電路設(shè)計(jì) 顯示電路
上傳時(shí)間： 2015-05-29
上傳用戶：671145514
資源簡介：booth 乘法器 不同于傳統(tǒng)的算法實(shí)現(xiàn)
上傳時(shí)間： 2013-12-17
上傳用戶：dianxin61
資源簡介：booth乘法器： 16*16有符號乘法器，booth編碼，簡單陣列，Ripple Carry Adder
上傳時(shí)間： 2014-01-16
上傳用戶：努力努力再努力
資源簡介：移位相加8位硬件乘法器電路設(shè)計(jì) 乘法器是數(shù)字系統(tǒng)中的基本邏輯器件，在很多應(yīng)用中都會(huì)出現(xiàn)如各種濾波器的設(shè)計(jì)、矩陣的運(yùn)算等。本實(shí)驗(yàn)設(shè)計(jì)一個(gè)通用的8位乘法器。
上傳時(shí)間： 2016-07-27
上傳用戶：牛津鞋
資源簡介：18bit的booth乘法器 采用booth2編碼 Wallace壓縮樹 以及超前進(jìn)位結(jié)合進(jìn)位選擇的36bit高性能加法器
上傳時(shí)間： 2017-01-13
上傳用戶：firstbyte
資源簡介：一種可以完成16位有符號／無符號二進(jìn)制數(shù)乘法的乘法器。該乘法器采用了改進(jìn)的booth算法，簡化了部分積的符號擴(kuò)展，采用Wallace樹和超前進(jìn)位加法器來進(jìn)一步提高電路的運(yùn)算速度。本乘法器可以作為嵌入式CPU內(nèi)核的乘法單元，整個(gè)設(shè)計(jì)用VHDL語言實(shí)現(xiàn)。
上傳時(shí)間： 2013-12-23
上傳用戶：skfreeman
資源簡介： 模擬乘法器在運(yùn)算電路中的應(yīng)用 8.6.1 乘法運(yùn)算電路 8.6.2 除法運(yùn)算電路 8.6.3 開方運(yùn)算電路
上傳時(shí)間： 2013-10-10
上傳用戶：270189020
資源簡介：用VHDL語言編寫的一個(gè)乘法器校程序 是基于booth算法的
上傳時(shí)間： 2016-07-02
上傳用戶：iswlkje
資源簡介：8*8乘法器及其測試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在這里主要起了兩個(gè)作用：第一個(gè)是在求部分積單元時(shí)，當(dāng)編碼為3x時(shí)用來輸出部分積；另外一個(gè)是在將部分積加起來時(shí)，求3到6位時(shí)所用到。 2． ultiplier_quick_add_5...
上傳時(shí)間： 2016-07-12
上傳用戶：zhaiye
資源簡介：16*16有符號乘法器的  編碼方式：booth編碼，  拓?fù)浣Y(jié)構(gòu)：簡單陣列  加法器：Ripple Carry Adder
上傳時(shí)間： 2014-01-13
上傳用戶：com1com2
資源簡介：主題 : Low power Modified booth Multiplier 介紹 : 為了節(jié)省乘法器面積、加快速度等等，許多文獻(xiàn)根據(jù)乘法器中架構(gòu)提出改進(jìn)的方式，而其中在1951年，A. D. booth教授提出了一種名為radix-2 booth演算法，演算法原理是在LSB前一個(gè)位元補(bǔ)上“0”，再由LSB至...
上傳時(shí)間： 2016-09-01
上傳用戶：stewart·
資源簡介：基于booth的32位快速乘法器的設(shè)計(jì)源碼
上傳時(shí)間： 2013-12-12
上傳用戶：pinksun9
資源簡介：這是我用verilog hdl語言寫的浮點(diǎn)乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線以提高速度.
上傳時(shí)間： 2013-11-29
上傳用戶：jjj0202
資源簡介：用spice描述的8x8改進(jìn)booth碼加wallance壓縮的乘法器，并且進(jìn)行了優(yōu)化，時(shí)間性能相當(dāng)高
上傳時(shí)間： 2013-12-21
上傳用戶：lmeeworm
資源簡介：一個(gè)基于VerilogHDL語言的16位的booth算法的乘法器及其測試代碼
上傳時(shí)間： 2014-01-18
上傳用戶：從此走出陰霾
資源簡介：基于verilog的booth算法的乘法器
上傳時(shí)間： 2017-07-15
上傳用戶：
資源簡介：簡單介紹了ADI公司推出的新一代高性能模擬乘法器ADL5391的主要特性和工作原理。給出了基于ADL5391的寬帶乘法器的典型應(yīng)用電路，并對其進(jìn)行了測試。最后設(shè)計(jì)了基于ADL5391的二倍頻電路，測試結(jié)果表明該二倍頻電路具有性能穩(wěn)定、工作頻帶寬、測量精度高、抗干擾...
上傳時(shí)間： 2013-10-25
上傳用戶：FreeSky
資源簡介：xilinx里的乘法器ip核程序，booth乘法 wallace tree算法 4-2壓縮編碼 超前進(jìn)位加法
上傳時(shí)間： 2016-10-17
上傳用戶：ve3344
資源簡介：booth算法通過移位運(yùn)算代替某些加法運(yùn)算提高乘法器的運(yùn)算速度，是一種補(bǔ)碼乘法的算法。包含乘法器模塊和測試模塊。
上傳時(shí)間： 2015-12-04
上傳用戶：chriskicker
資源簡介：正交頻分復(fù)用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術(shù)通過將整個(gè)信道分為多個(gè)帶寬相等并行傳輸?shù)淖有诺溃ㄟ^將信息經(jīng)過子信道獨(dú)立傳輸來實(shí)現(xiàn)通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統(tǒng)通過循環(huán)前綴來消除符號間干擾(ISI...
上傳時(shí)間： 2013-06-06
上傳用戶：yyyyyyyyyy
資源簡介：在精密乘法器設(shè)計(jì)中采用AD630整流放大器:
上傳時(shí)間： 2013-07-10
上傳用戶：zhyiroy
資源簡介：GF_2_m_域乘法器的快速設(shè)計(jì)及FPGA實(shí)現(xiàn)，對于rs編翼碼的理解和設(shè)計(jì)有幫助
上傳時(shí)間： 2013-08-16
上傳用戶：tangsiyun
資源簡介：? 定點(diǎn)乘法器設(shè)計(jì)(中文) 運(yùn)算符： + 對其兩邊的數(shù)據(jù)作加法操作; A + B - 從左邊的數(shù)據(jù)中減去右邊的數(shù)據(jù); A - B - 對跟在其后的數(shù)據(jù)作取補(bǔ)操作，即用0減去跟在其后的數(shù)據(jù); - B * 對其兩邊的數(shù)據(jù)作乘法操作; A * B & 對...
上傳時(shí)間： 2013-12-17
上傳用戶：trepb001
資源簡介：EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。
上傳時(shí)間： 2013-10-17
上傳用戶：牛津鞋
資源簡介：設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)...
上傳時(shí)間： 2013-10-09
上傳用戶：xjy441694216
資源簡介：EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。
上傳時(shí)間： 2013-10-09
上傳用戶：ZOULIN58
資源簡介：設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)...
上傳時(shí)間： 2013-10-13
上傳用戶：yl1140vista
資源簡介：一個(gè)并行高速乘法器芯片的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2014-01-08
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：用C語言實(shí)現(xiàn)的乘法器
上傳時(shí)間： 2013-12-08
上傳用戶：moerwang
