基于vhdl的6進(jìn)制計(jì)數(shù)器模塊，實(shí)現(xiàn)0-5計(jì)數(shù)
資源簡介：基于vhdl的6進(jìn)制計(jì)數(shù)器模塊，實(shí)現(xiàn)0-5計(jì)數(shù)
上傳時(shí)間： 2016-03-12
上傳用戶：hebmuljb
資源簡介：基于vhdl的10進(jìn)制計(jì)數(shù)器模塊，實(shí)現(xiàn)0-9計(jì)數(shù)
上傳時(shí)間： 2013-12-31
上傳用戶：hxy200501
資源簡介：6進(jìn)制計(jì)數(shù)器vhdl程序 --文件名：counter6.vhd。 --功能：6進(jìn)制計(jì)數(shù)器，有進(jìn)位C
上傳時(shí)間： 2013-04-24
上傳用戶：蠢蠢66
資源簡介：電子時(shí)鐘vhdl程序與仿真 10進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真 6進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真
上傳時(shí)間： 2014-08-13
上傳用戶：ztj182002
資源簡介：四進(jìn)制計(jì)數(shù)器模塊，使用vhdl語言編寫，在ISE8.1中經(jīng)過測試的模型
上傳時(shí)間： 2014-11-28
上傳用戶：jyycc
資源簡介：計(jì)數(shù)器是一種重要的時(shí)序邏輯電路，廣泛應(yīng)用于各類數(shù)字系統(tǒng)中。介紹以集成計(jì)數(shù)器74LS161和74LS160為基礎(chǔ)，用歸零法設(shè)計(jì)N進(jìn)制計(jì)數(shù)器的原理與步驟。用此方法設(shè)計(jì)了3種36進(jìn)制計(jì)數(shù)器，并用Multisim10軟件進(jìn)行仿真。計(jì)算機(jī)仿真結(jié)果表明設(shè)計(jì)的計(jì)數(shù)器實(shí)現(xiàn)了36進(jìn)制計(jì)數(shù)...
上傳時(shí)間： 2013-10-11
上傳用戶：gtzj
資源簡介：Quartus環(huán)境下的1000進(jìn)制計(jì)數(shù)器的掃描顯示電路
上傳時(shí)間： 2013-12-27
上傳用戶：CHENKAI
資源簡介：Quartus環(huán)境下的12進(jìn)制計(jì)數(shù)器的掃描顯示電路
上傳時(shí)間： 2014-12-21
上傳用戶：lanhuaying
資源簡介：六十進(jìn)制計(jì)數(shù)器.電子萬年歷是計(jì)數(shù)器的應(yīng)用之一.年由月的十二進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.月是日的三十進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.日是小時(shí)的二十四進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.小時(shí)是分的六十進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.分是秒的六十進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.本程序基于vhdl.其開發(fā)環(huán)境...
上傳時(shí)間： 2014-11-29
上傳用戶：13215175592
資源簡介：使用vhdl實(shí)現(xiàn)16進(jìn)制的計(jì)數(shù)器的算法程序
上傳時(shí)間： 2013-12-06
上傳用戶：xuanjie
資源簡介：WinHex v12.8 sr-6 漢化版『一個(gè)很不錯(cuò)的16進(jìn)制文件編輯』 WinHex是一個(gè)專門用來對付各種日常緊急情況的小工具。它可以用來檢查和修復(fù)各種文件、恢復(fù)刪除文件、硬盤損壞造成的數(shù)據(jù)丟失等。同時(shí)它還可以讓你看到其他程序隱藏起來的文件和數(shù)據(jù)?？傮w來說是一款...
上傳時(shí)間： 2013-12-26
上傳用戶：13160677563
資源簡介：10進(jìn)制計(jì)數(shù)器vhdl程序 --文件名：counter10.vhd。 --功能：10進(jìn)制計(jì)數(shù)器，有進(jìn)位C
上傳時(shí)間： 2013-07-18
上傳用戶：2525775
資源簡介：24進(jìn)制計(jì)數(shù)器vhdl程序 --文件名：counter24.vhd。 --功能：24進(jìn)制計(jì)數(shù)器。
上傳時(shí)間： 2013-05-19
上傳用戶：shizhanincc
資源簡介：一個(gè)簡單的16進(jìn)制編輯器,新版本添加了以下的功能： 1。更強(qiáng)的撤消 2。塊刪除 3。插入 4。塊填充 5。內(nèi)存編輯 6。checksum(計(jì)算CRC32,求和) 7。直接對數(shù)值運(yùn)算
上傳時(shí)間： 2015-04-29
上傳用戶：haoxiyizhong
資源簡介：一個(gè)用vhdl完成的8位數(shù)顯的16進(jìn)制的頻率計(jì)
上傳時(shí)間： 2015-06-25
上傳用戶：風(fēng)之驕子
資源簡介：基于FPGA的步進(jìn)電機(jī)控制電路的vhdl語言
上傳時(shí)間： 2013-12-22
上傳用戶：qq21508895
資源簡介：vhdl mfsk 多進(jìn)制數(shù)字頻率調(diào)制(MFSK)也稱多元調(diào)頻或多頻制。MFSK系統(tǒng)是 2FSK(二頻鍵控)系統(tǒng)的推廣，該系統(tǒng)有 M個(gè) 不同的載波頻率可供選擇．每一個(gè)載波頻率對應(yīng)一個(gè) M進(jìn)制碼 元信息，即用多個(gè)頻率不同的正弦波分別代表不同的數(shù)字信號(hào)，在某一碼元時(shí)間內(nèi)只發(fā)送...
上傳時(shí)間： 2013-12-16
上傳用戶：牛布牛
資源簡介：基于vhdl的4位帶異步清零的二進(jìn)制計(jì)數(shù)器。
上傳時(shí)間： 2014-01-17
上傳用戶：日光微瀾
資源簡介：任意進(jìn)制計(jì)數(shù)器的仿真分析multisim8
上傳時(shí)間： 2016-04-06
上傳用戶：diets
資源簡介：基于vhdl的定時(shí)計(jì)數(shù)芯片的設(shè)計(jì) 通過模塊化，狀態(tài)圖設(shè)計(jì)實(shí)現(xiàn)定時(shí)芯片
上傳時(shí)間： 2016-06-08
上傳用戶：1966640071
資源簡介：題目：電子時(shí)鐘的設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康模? 1． 掌握多位計(jì)數(shù)器相連的設(shè)計(jì)方法。 2． 掌握十進(jìn)制、六十進(jìn)制、二十四進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。 3． 繼續(xù)鞏固多位數(shù)碼管的驅(qū)動(dòng)及編碼。 4． 掌握揚(yáng)聲器的驅(qū)動(dòng) 5． 掌握EPLD技術(shù)的層次化設(shè)計(jì)方法 二、實(shí)驗(yàn)要求：...
上傳時(shí)間： 2013-12-23
上傳用戶：yyq123456789
資源簡介：數(shù)字系統(tǒng)設(shè)計(jì)中的全加器、10進(jìn)制計(jì)數(shù)器、2-4譯碼器、摩爾狀態(tài)機(jī)、2-1路選擇器的源代碼
上傳時(shí)間： 2014-01-06
上傳用戶：許小華
資源簡介：原創(chuàng),基于vhdl的數(shù)字鐘代碼(各功能模塊請自己完成)
上傳時(shí)間： 2013-12-27
上傳用戶：xlcky
資源簡介：10進(jìn)制計(jì)數(shù)器，vhdl描述的，實(shí)驗(yàn)必備
上傳時(shí)間： 2013-12-29
上傳用戶：小鵬
資源簡介：基于vhdl的數(shù)字時(shí)鐘；24制，帶有定時(shí)，鬧鐘等功能。
上傳時(shí)間： 2014-01-14
上傳用戶：Yukiseop
資源簡介：本文為用vhdl語言編寫的2進(jìn)制到10進(jìn)制轉(zhuǎn)換的程序，為doc格式，使用前復(fù)制于maxplus等相應(yīng)軟件中使用。
上傳時(shí)間： 2013-12-21
上傳用戶：zjf3110
資源簡介：基于vhdl的10位定點(diǎn)數(shù)轉(zhuǎn)浮點(diǎn)數(shù)模塊源代碼，可綜合
上傳時(shí)間： 2017-01-17
上傳用戶：Pzj
資源簡介：這是二十四進(jìn)制計(jì)數(shù)器的源程序，有需要的同學(xué)可以參照一下！
上傳時(shí)間： 2017-01-20
上傳用戶：nairui21
資源簡介：介紹基于vhdl的微型打印機(jī)控制器的設(shè)計(jì)。論述了微型打印機(jī)的基本原理，以及實(shí)現(xiàn)控制器的vhdl語言設(shè)計(jì)。打印機(jī)的數(shù)據(jù)來自系統(tǒng)中的存儲(chǔ)模塊，根據(jù)需要控制打印。該微型打印機(jī)控制器可取代傳統(tǒng)的微型打印機(jī),且抗干擾性好,可靠性高，具有較強(qiáng)的移植性，稍加改動(dòng)就...
上傳時(shí)間： 2013-11-03
上傳用戶：dudu1210004
資源簡介：基于vhdl的51內(nèi)核的程序設(shè)計(jì)，可以進(jìn)行編譯，稍微修改就可以成為自己訂制的軟cpu.
上傳時(shí)間： 2013-12-21
上傳用戶：小儒尼尼奧
