基于vhdl的數字時鐘；24制，帶有定時，鬧鐘等功能。
資源簡介：基于vhdl的數字時鐘；24制，帶有定時，鬧鐘等功能。
上傳時間： 2014-01-14
上傳用戶：Yukiseop
資源簡介：vhdl的數字時鐘程序 24小時計數顯示； 具有校時功能（時，分） ； 實現鬧鐘功能（定時，鬧響）；
上傳時間： 2014-01-09
上傳用戶：fnhhs
資源簡介：功能更加完善的基于vhdl的數字時鐘設計 有秒表，時鐘，時期，鬧鐘的功能和整點報時，時間調整，日期調整，鬧鐘的設定 、、、、、、、 秒表有開始，暫停，清零等功能，且只有在暫停的情況下才能清零。
上傳時間： 2013-12-19
上傳用戶：aysyzxzm
資源簡介：基于vhdl的數字鐘 有鬧鐘,秒表,時鐘,日期等功能 秒表可以開始,暫停,清零, 時鐘可以設置時間, 還可以設置日期
上傳時間： 2013-12-20
上傳用戶：541657925
資源簡介：基于51的數字時鐘程序,能夠顯示小時,分鐘.可以進行時時修改
上傳時間： 2013-12-23
上傳用戶：gououo
資源簡介：基于AT89C51的數字時鐘，6位LED顯示。
上傳時間： 2015-11-27
上傳用戶：VRMMO
資源簡介：基于mega16的數字時鐘ds1302的spi接口程序 使用iccavr編程
上傳時間： 2016-05-10
上傳用戶：天涯
資源簡介：個人設計的基于vhdl的數字電子日歷 在MAX+PLUSH軟件平臺上編譯、仿真，最后將目標文件下載到CPLD中，經在實驗裝置上連線驗證成功
上傳時間： 2013-12-26
上傳用戶：manking0408
資源簡介：原創,基于vhdl的數字鐘代碼(各功能模塊請自己完成)
上傳時間： 2013-12-27
上傳用戶：xlcky
資源簡介：基于單片機的數字時鐘，實現精確計時，并且可對時間各位數進行手工調整（即每按一次按鈕，相應位數的數字增加1。）
上傳時間： 2013-12-18
上傳用戶：lanwei
資源簡介：新來匝道穿上別人寫的基于vhd的數字時鐘很好大家看看啊，很規范的哦。
上傳時間： 2017-01-09
上傳用戶：gtzj
資源簡介：基于vhdl的電子時鐘設計
上傳時間： 2017-01-11
上傳用戶：yangbo69
資源簡介：基于vhdl的數字鬧鐘的設計。可實現計時、鬧鐘、調節時間功能。可以在FPGA上實現。
上傳時間： 2014-08-07
上傳用戶：qwe1234
資源簡介：基于單片機的數字時鐘，用C實現，此數字時鐘能顯示時，分，秒調整時間
上傳時間： 2017-05-03
上傳用戶：skfreeman
資源簡介：基于vhdl的數字競賽搶答器的設計及其仿真
上傳時間： 2017-05-10
上傳用戶：1109003457
資源簡介：基于vhdl 的數字頻率計的設計源程序及工程文件，已在實驗箱上實現
上傳時間： 2014-01-23
上傳用戶：moerwang
資源簡介：基于vhdl的數字鐘完整工程文件，已在實驗箱上實現
上傳時間： 2017-09-13
上傳用戶：yiwen213
資源簡介：0099、基于匯編語言的數字時鐘
上傳時間： 2014-04-09
上傳用戶：fhzm5658
資源簡介：該文檔為基于單片機的數字時鐘加鬧鐘的設計與制作畢業的設計簡介資料，講解的還不錯，感興趣的可以下載看看…………………………
上傳時間： 2021-10-27
上傳用戶：默默
資源簡介：該文檔為基于FPGA的數字時鐘設計畢業設計論文文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-11-29
上傳用戶：
資源簡介：基于單片機的數字時鐘加鬧鐘的設計與制作這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2021-12-06
上傳用戶：ttalli
資源簡介：基于FPGA的數字時鐘的設計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2021-12-27
上傳用戶：ttalli
資源簡介：功能齊全的基于單片機的數字時鐘設計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2022-03-01
上傳用戶：fliang
資源簡介：該文檔為基于單片機的數字時鐘加鬧鐘的設計與制作畢業設計總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………?
上傳時間： 2022-03-23
上傳用戶：fliang
資源簡介：基于vhdl的數字鐘，可以清零，置數，鬧鐘功能
上傳時間： 2017-07-26
上傳用戶：781502119
資源簡介：該文檔為基于vhdl語言的數字時鐘設計說明書簡介資料，講解的還不錯，感興趣的可以下載看看…………………………
上傳時間： 2021-10-20
上傳用戶：
資源簡介：比較好的技術文章《基于vhdl的全數字鎖相環的設計》有關鍵部分的源代碼。
上傳時間： 2013-12-24
上傳用戶：362279997
資源簡介：vhdl設計的數字時鐘，有鬧鐘、整點報時等功能
上傳時間： 2016-01-23
上傳用戶：zhouli
資源簡介：軟件無線電（Software Defined Radio）是無線通信系統收發信機的發展方向，它使得通信系統的設計者可以將主要精力集中到收發機的數字處理上，而不必過多關注電路實現。在進行數字處理時，常用的方案包括現場可編程門陣列（FPGA）、數字信號處理器（DSP）和專...
上傳時間： 2013-04-24
上傳用戶：diaorunze
資源簡介：基于FPGA的數字頻率計的設計11利用vhdl 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序
上傳時間： 2013-08-06
上傳用戶：taozhihua1314
