相 關(guān) 資 源

• 循環(huán)糾錯碼譯碼器VHDL代碼。通信方面FPGA設(shè)計基礎(chǔ)代碼。免費下載

  資源簡介：循環(huán)糾錯碼譯碼器VHDL代碼。通信方面FPGA設(shè)計基礎(chǔ)代碼。

  標(biāo)簽： VHDL FPGA 代碼 循環(huán)

  上傳時間： 2013-12-09

  上傳用戶：xyipie

• VHDL編寫的漢明糾錯碼譯碼器,數(shù)字傳輸中漢明糾錯碼的譯碼所用免費下載

  資源簡介：VHDL編寫的漢明糾錯碼譯碼器,數(shù)字傳輸中漢明糾錯碼的譯碼所用

  標(biāo)簽： VHDL 漢 糾錯碼 編寫

  上傳時間： 2014-12-05

  上傳用戶：笨小孩

• EDA 七段譯碼器 VHDL代碼免費下載

  資源簡介：EDA 七段譯碼器 VHDL代碼

  標(biāo)簽： VHDL EDA 譯碼器 代碼

  上傳時間： 2014-11-01

  上傳用戶：yyq123456789

• 循環(huán)碼糾錯譯碼器免費下載

  資源簡介：循環(huán)碼糾錯譯碼器，簡單易學(xué)，十分適合初學(xué)者使用

  標(biāo)簽： 循環(huán)碼 糾錯 譯碼器

  上傳時間： 2017-07-01

  上傳用戶：caixiaoxu26

• 用VHDL語言編寫的基于FPGA的波形發(fā)生器。對于做實驗需要產(chǎn)生的波形非常有用。免費下載

  資源簡介：用VHDL語言編寫的基于FPGA的波形發(fā)生器。對于做實驗需要產(chǎn)生的波形非常有用。

  標(biāo)簽： VHDL FPGA 語言 編寫

  上傳時間： 2013-12-24

  上傳用戶：蠢蠢66

• VHDL高速基于分布式濾波器FPGA設(shè)計論文免費下載

  資源簡介：VHDL 高速基于分布式濾波器FPGA設(shè)計論文

  標(biāo)簽： VHDL FPGA 分布式 濾波器

  上傳時間： 2013-08-09

  上傳用戶：qwerasdf

• 基于C51和PDIUSBD12USB接口芯片的USB通信固件設(shè)計源程序代碼免費下載

  資源簡介：基于C51和PDIUSBD12USB接口芯片的USB通信固件設(shè)計源程序代碼

  標(biāo)簽： USB PDIUSBD C51 12

  上傳時間： 2015-08-15

  上傳用戶：shus521

• 圖書館查詢系統(tǒng)。是C語言初學(xué)者必備的一個簡單程序設(shè)計。很有意義和基礎(chǔ)價值。免費下載

  資源簡介：圖書館查詢系統(tǒng)。是C語言初學(xué)者必備的一個簡單程序設(shè)計。很有意義和基礎(chǔ)價值。

  標(biāo)簽： 圖書館 C語言 初學(xué)者 價值

  上傳時間： 2013-12-03

  上傳用戶：wendy15

• 步進電機位置控制系統(tǒng)的FPGA設(shè)計與實現(xiàn)。免費下載

  資源簡介：步進電機位置控制系統(tǒng)的FPGA設(shè)計與實現(xiàn)。

  標(biāo)簽： FPGA 步進電機 位置控制系統(tǒng)

  上傳時間： 2016-09-02

  上傳用戶：xhz1993

• TI的TUSB3210芯片的原理圖和PCB文件。為您的設(shè)計提供參考。免費下載

  資源簡介：TI的TUSB3210芯片的原理圖和PCB文件。為您的設(shè)計提供參考。

  標(biāo)簽： TUSB 3210 PCB 芯片

  上傳時間： 2016-11-11

  上傳用戶：ve3344

• Ajax樹形結(jié)構(gòu)設(shè)計與例子。 Ajax樹形結(jié)構(gòu)設(shè)計與例子。免費下載

  資源簡介：Ajax樹形結(jié)構(gòu)設(shè)計與例子。 Ajax樹形結(jié)構(gòu)設(shè)計與例子。

  標(biāo)簽： Ajax 樹 結(jié)構(gòu)設(shè)計

  上傳時間： 2013-12-26

  上傳用戶：ommshaggar

• 很不錯的FPGA設(shè)計學(xué)習(xí)資料。非常值得看一看哦。免費下載

  資源簡介：很不錯的FPGA設(shè)計學(xué)習(xí)資料。非常值得看一看哦。

  標(biāo)簽： FPGA

  上傳時間： 2014-01-04

  上傳用戶：qq21508895

• VHDL 高速基于分布式濾波器FPGA設(shè)計論文免費下載

  資源簡介：VHDL 高速基于分布式濾波器FPGA設(shè)計論文

  標(biāo)簽： VHDL FPGA 分布式 濾波器

  上傳時間： 2014-01-17

  上傳用戶：gyq

• 一個用VHDL語言編寫的譯碼器程序免費下載

  資源簡介：一個用VHDL語言編寫的譯碼器程序，希望學(xué)習(xí)的人能夠下載學(xué)習(xí)。

  標(biāo)簽： VHDL 語言 編寫 程序

  上傳時間： 2013-12-23

  上傳用戶：as275944189

• 用VHDL 語言描述度三線八線譯碼器免費下載

  資源簡介：用VHDL 語言描述度三線八線譯碼器，其開發(fā)均在FPGA中

  標(biāo)簽： VHDL 語言 譯碼器

  上傳時間： 2013-12-20

  上傳用戶：love1314

• 38譯碼器VHDL語言免費下載

  資源簡介：文件是3線-8線譯碼器的VHDL語言實現(xiàn)，非常簡單，僅供參考！！！

  標(biāo)簽： VHDL 譯碼器 語言

  上傳時間： 2020-05-06

  上傳用戶：nathan1112

• （2，1，9）軟判決Viterbi譯碼器的設(shè)計與FPGA實現(xiàn)免費下載

  資源簡介：卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實現(xiàn)約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器...

  標(biāo)簽： Viterbi FPGA 軟判決 譯碼器

  上傳時間： 2013-07-23

  上傳用戶：葉山豪

• 基于FPGA的Turbo碼編譯碼器研究與實現(xiàn)免費下載

  資源簡介：本文以Turbo碼編譯碼器的FPGA實現(xiàn)為目標(biāo)，對Turbo碼的編譯碼算法和用硬件語言將其實現(xiàn)進行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實現(xiàn)編碼器時，針對標(biāo)準(zhǔn)中給定的幀長、碼率與交...

  標(biāo)簽： Turbo FPGA 編譯碼器

  上傳時間： 2013-04-24

  上傳用戶：haohaoxuexi

• 新型并行Turbo編譯碼器的FPGA實現(xiàn)免費下載

  資源簡介：可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯能力，如使用差錯控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界...

  標(biāo)簽： Turbo FPGA 并行 編譯碼器

  上傳時間： 2013-04-24

  上傳用戶：ziyu_job1234

• 卷積Turbo碼編譯碼器FPGA實現(xiàn)免費下載

  資源簡介：卷積Turbo碼因其優(yōu)異的糾錯性能越來越受人門的關(guān)注，而編碼器和譯碼器是編碼理論實際應(yīng)用的重點和難點。論文根據(jù)IEEE802.16e標(biāo)準(zhǔn)，以低時延、高吞吐量、支持高時鐘頻率、參數(shù)可配置為目標(biāo)，對卷積Turbo碼編碼器和譯碼器的FPG...

  標(biāo)簽： Turbo FPGA 卷積 編譯碼器

  上傳時間： 2013-05-19

  上傳用戶：cuibaigao

• 用systemview做的一個Golay 碼編譯碼器免費下載

  資源簡介：用systemview做的一個Golay 碼編譯碼器，可以改成matlab的程序來用。

  標(biāo)簽： systemview Golay 編譯碼器

  上傳時間： 2014-01-01

  上傳用戶：LouieWu

• 此三八譯碼器免費下載

  資源簡介：此三八譯碼器，實現(xiàn)模擬信息量到數(shù)字量的計算。

  標(biāo)簽： 譯碼器

  上傳時間： 2017-04-25

  上傳用戶：yzy6007

• PDF417糾錯碼原理及實現(xiàn)免費下載

  資源簡介：PDF417糾錯碼原理及實現(xiàn)，一個關(guān)于糾錯的文檔資料。

  標(biāo)簽： 417 糾錯碼

  上傳時間： 2013-12-25

  上傳用戶：waizhang

• Quartus II的FPGA CPLD開發(fā)免費下載

  資源簡介：1Quartus II軟件的安裝2Quartus II軟件的使用、開發(fā)板的使用本章將通過3個完整的例子，一步一步的手把手的方式完成設(shè)計，完成這3個設(shè)計，并得到正確的結(jié)果，將會快速、有效的掌握在Altera Quartusll軟件環(huán)境下進行FPGA設(shè)計與開發(fā)的方法、流程，并熟悉開發(fā)板的...

  標(biāo)簽： FPGA cpld

  上傳時間： 2022-07-18

  上傳用戶：

• 這是Actel 的FPGA的譯碼器的VHDL源代碼。免費下載

  資源簡介：這是Actel 的FPGA的譯碼器的VHDL源代碼。

  標(biāo)簽： Actel FPGA VHDL 譯碼器

  上傳時間： 2013-08-10

  上傳用戶：大灰狼123456

• 通過對用硬件描述語言VHDL表示的某個專用部件（如中斷控制器、差錯控制碼編碼/譯碼器免費下載

  資源簡介：通過對用硬件描述語言VHDL表示的某個專用部件（如中斷控制器、差錯控制碼編碼/譯碼器，此為譯碼器）的代碼分析，構(gòu)建它的邏輯結(jié)構(gòu)，加深對相關(guān)部件設(shè)計技術(shù)的理解。 試驗平臺：MaxPlusII

  標(biāo)簽： VHDL 硬件描述語言 中斷控制器 差錯控制

  上傳時間： 2015-04-08

  上傳用戶：lps11188

• 譯碼器的邏輯功能是將已賦予特定含義的一組二進制輸入代碼的原意"翻譯"出來,變成對應(yīng)的輸出高低電平信號.該程序為3-8譯碼器.基于VHDL,其開發(fā)環(huán)境是MAXPLUS2.免費下載

  資源簡介：譯碼器的邏輯功能是將已賦予特定含義的一組二進制輸入代碼的原意"翻譯"出來,變成對應(yīng)的輸出高低電平信號.該程序為3-8譯碼器.基于VHDL,其開發(fā)環(huán)境是MAXPLUS2.

  標(biāo)簽： MAXPLUS VHDL 譯碼器 二進制

  上傳時間： 2013-12-23

  上傳用戶：lepoke

• 37個經(jīng)典的VHDL程序。有比較器、七段譯碼器、狀態(tài)機等。免費下載

  資源簡介：37個經(jīng)典的VHDL程序。有比較器、七段譯碼器、狀態(tài)機等。

  標(biāo)簽： VHDL 程序 比較器 狀態(tài)

  上傳時間： 2016-07-13

  上傳用戶：541657925

• 這是Actel 的FPGA的譯碼器的VHDL源代碼。免費下載

  資源簡介：這是Actel 的FPGA的譯碼器的VHDL源代碼。

  標(biāo)簽： Actel FPGA VHDL 譯碼器

  上傳時間： 2017-03-23

  上傳用戶：redmoons

• 1.學(xué)習(xí)7段數(shù)碼顯示譯碼器設(shè)計。 2.進一步熟悉VHDL設(shè)計技術(shù),掌握CASE語句的使用。 3.掌握文本輸入法的頂層設(shè)計方法。免費下載

  資源簡介：1.學(xué)習(xí)7段數(shù)碼顯示譯碼器設(shè)計。 2.進一步熟悉VHDL設(shè)計技術(shù),掌握CASE語句的使用。 3.掌握文本輸入法的頂層設(shè)計方法。

  標(biāo)簽： VHDL CASE 數(shù)碼顯示 譯碼器

  上傳時間： 2014-01-25

  上傳用戶：duoshen1989